众核网络处理器下 IPSec V PN 系统设计与实现

TP311.5; 针对网络带宽的不断增加及数据包在网络传输过程中的安全问题，借助众核网络处理器作为硬件平台，设计一种基于IPSec V PN技术的加解密系统，介绍了数据包的获取和负载均衡、数据包的封装格式及加解密方式的设计过程。同时实现了基于 Tilera众核网络处理器的IPSec V PN系统，满足对数据包的并行处理。实验结果表明，对于不同大小负载的数据包，系统均满足10Gbps的加解密处理能力。...

Full description

Saved in:
Bibliographic Details
Published in西安工程大学学报 Vol. 30; no. 2; pp. 230 - 235
Main Authors 王建, 陈亮, 胡康
Format Journal Article
LanguageChinese
Published 西安工程大学计算机科学学院,陕西西安,710048 2016
Subjects
multi-core
parallel computation
众核处理器
network security
IPSec VPN
网络安全
并行计算
Online AccessGet full text

Cover

More Information
Summary:TP311.5; 针对网络带宽的不断增加及数据包在网络传输过程中的安全问题，借助众核网络处理器作为硬件平台，设计一种基于IPSec V PN技术的加解密系统，介绍了数据包的获取和负载均衡、数据包的封装格式及加解密方式的设计过程。同时实现了基于 Tilera众核网络处理器的IPSec V PN系统，满足对数据包的并行处理。实验结果表明，对于不同大小负载的数据包，系统均满足10Gbps的加解密处理能力。
ISSN:1674-649X
DOI:10.13338/j.issn.1674-649x.2016.02.016