基于FPGA的异步FIFO缓存数据溢出控制系统

TN06; 为获取更高效、稳定的缓存数据控制方法,设计基于现场可编程门阵列(field programmable gate array,FPGA)的异步 FIFO 缓存数据溢出控制系统.设计存储控制方案,得到基于 FPGA 的系统硬件;建立缓存数据存储溢出模型,得到数据节点剩余能量的最小值最大化求解,在函数模型下判断存储数据是否溢出;设计数据溢出控制算法,得到缓存数据溢出控制系统的软件.分别对数据溢出的监测性能与控制性能进行测试.实验结果表明:使用该方法剩余的能耗较高,可见该方法对于缓存数据的监测与控制性能均较好....

Full description

Saved in:
Bibliographic Details
Published in兵工自动化 Vol. 43; no. 9; pp. 55 - 65
Main Author 张伟
Format Journal Article
LanguageChinese
Published 西安航空职业技术学院人工智能学院,西安 710089 2024
Subjects
数据溢出控制
asynchronous FIFO memory
缓存数据
数据节点
cache data
storage control
data node
FPGA
data overflow control
异步FIFO存储器
存储控制
Online AccessGet full text

Cover

More Information
Summary:TN06; 为获取更高效、稳定的缓存数据控制方法,设计基于现场可编程门阵列(field programmable gate array,FPGA)的异步 FIFO 缓存数据溢出控制系统.设计存储控制方案,得到基于 FPGA 的系统硬件;建立缓存数据存储溢出模型,得到数据节点剩余能量的最小值最大化求解,在函数模型下判断存储数据是否溢出;设计数据溢出控制算法,得到缓存数据溢出控制系统的软件.分别对数据溢出的监测性能与控制性能进行测试.实验结果表明:使用该方法剩余的能耗较高,可见该方法对于缓存数据的监测与控制性能均较好.
ISSN:1006-1576
DOI:10.7690/bgzdh.2024.09.014