SEMICONDUCTOR MEMORY

• Main Authors: UEDA, TOSHITSUGU, MISHIMA, MICHIHIRO, KITSUKAWA, GORO, ISHIMATSU, MANABU
• Format: Patent
• Language: English; French; Japanese
• Published: 23.12.1998
• Edition: 6
• Subjects: ELECTRICITY; INFORMATION STORAGE; PHYSICS; STATIC STORES

A semiconductor memory which permits a redundancy memory cell to be disposed in the center while keeping the continuity of the layout unit of a direct peripheral circuit and the overall yield of the memory cell and the direct peripheral circuit to be improved. The semiconductor memory is a 64 Mbit or 256 Mbit DRAM having a hierarchical word line arrangement and a multidivided bit line arrangement and comprises a main row decoder region a main word driven region, a column decoder region, a peripheral circuit/bonding pad region, a memory cell array, a sense amplifier region, a subword driver region, and an intersection region, all formed on a semiconductor chip. The memory cell array (15) comprises redundant memory cells for word and column systems arranged substantially in the center in the word line direction and the bit line direction with respect to a regular memory cell. The direct peripheral circuits of a subword driver adjacent thereto and sense amplifier also comprise redundant cells arranged in the center while keeping a normal repetition unit. Cette mémoire à semi-conducteurs permet la mise en place d'une cellule mémoire redondante au centre sans toucher à la continuité de l'unité d'agencement d'un circuit périphérique direct, le rendement d'ensemble de la cellule mémoire et celui dudit circuit s'en trouvant améliorés. Cette mémoire à semi-conducteurs, qui est une mémoire RAM dynamique de 64 ou de 256 Mbit dotée d'un agencement de canal mot hiérarchique et d'une ligne de bit à divisons multiples, comporte une région principale de décodeur de ligne, une région principale de pilote de mot, une région de décodeur de colonne, une région de circuit périphérique/plot de connexion, une rangée de cellules mémoire (15), une région d'amplificateur de détection, une région de pilote de sous-mot et une région d'intersection, le tout formé sur une microplaquette de semi-conducteur. La rangée de cellules mémoire (15) comporte des cellules mémoire redondantes pour des systèmes de ligne et de colonne disposées sensiblement au centre dans la direction du canal mot et de la ligne de bit et ce, par rapport à une cellule mémoire normale. Les circuits périphériques directs d'un pilote de sous-mot adjacent et l'amplificateur de détection comportent également des cellules redondantes disposées au centre tout en conservant une unité de répétition normale.