DATA PROCESSOR AND DATA PROCESSING SYSTEM

• Main Authors: MIYAZAKI, MITSUHIRO, OHIZUMI, MASAYASU, NAKAI, TATSUO, MURAYAMA, YOSUKE, KATAOKA, TAKESHI, YAMAZAKI, TAKANAGA, KURAKAZU, KEIICHI, AKAO, YASUSHI
• Format: Patent
• Language: English; French; Japanese
• Published: 07.05.1998
• Edition: 6
• Subjects: CALCULATING; COMPUTING; COUNTING; ELECTRIC DIGITAL DATA PROCESSING; PHYSICS

A data processor including a central processing unit, a plurality of direct map cache memories (3, 4), and a plurality of area designation circuits (5, 6) for designating variably the positions and the sizes of address areas in a memory space managed by the central processing unit, wherein the address areas designated by a plurality of area designation circuits are partially overlapped, so that the overlapped area (Eco) functions as two-way set associative cache memories by combining a plurality of cache memories. Each cache memory functions as a direct map cache memory for the non-overlap area. Information is predetermined about locations of routines in the address area and the required speed for desirable data processing. When a cache object area is assigned to a plurality of cache memories, they are operated as a set associative cache for a task or a data area particularly requiring a higher operation speed. In this way, the cache hit rate in a necessary area can be improved and the system can be optimized. Ce processeur de données comprend une unité centrale, plusieurs mémoires caches à cartographie directe (3, 4), et plusieurs circuits de désignation de zone (5, 6), servant à désigner de façon variable les positions et les dimensions des zones d'adresse dans un espace mémoire géré par l'unité centrale, les zones d'adresse désignées par plusieurs circuits de désignation de zones se chevauchant partiellement, de sorte que la zone chevauchée (Eco) agit comme mémoires caches associatives d'ensemble bidirectionnelles, grâce à la combinaison de plusieurs mémoires caches. Chaque mémoire cache agit comme mémoire cache à cartographie directe pour la zone sans chevauchement. On détermine au préalable les informations relatives aux positions des sous-programmes dans la zone d'adresse ainsi que la vitesse requise pour le traitement des données recherchées. Lorsqu'une zone objet de mémoire cache est attribuée à plusieurs mémoires caches, celles-ci fonctionnent comme mémoire cache associative d'ensemble pour une tâche ou comme zone de données nécessitant particulièrement une vitesse de fonctionnement supérieure. Ainsi, le taux de présence dans une zone recherchée de la mémoire cache peut être amélioré et tout le système peut être optimisé.