MULTIPROCESSOR SYSTEM

• Main Authors: KUROSAWA, KENICHI, MORIOKA, MICHIO, TAKEWA, HIDEHITO, KOKURA, SHIN, FUKUNAKA, HIDETADA
• Format: Patent
• Language: English; French; Japanese
• Published: 17.04.1997
• Edition: 6
• Subjects: CALCULATING; COMPUTING; COUNTING; ELECTRIC DIGITAL DATA PROCESSING; PHYSICS

A high performance multiprocessor system in which coherency maintenance, though done by a memory control chip and a processor in the prior art, is carried out by a memory control chip alone, thereby reducing processor load and improving bus efficiency. Coherency maintenance is executed by conflict detection means (128) for detecting coincidence between a reference address of read request from a processor (104, 105, 106, 107) and a reference address of write request generated later from another processor than the read request, and monitoring the end of coherent report for the read request; control means (114) for judging that the write data of the write request is the read data of the read request from this detection result and the end result; and a retry read buffer (132) for repeating a memory read operation by using the address of the read request after the write request has been fulfilled according to this judgement result. L'invention porte sur un système multiprocesseur à haut rendement dans lequel le maintien de la cohérence, effectué par une puce de commande de mémoire et un processeur dans les techniques actuelles, est effectué par la seule puce de commande de mémoire, ce qui réduit la charge du processeur et améliore l'efficacité du bus. Le maintien de la cohérence est réalisé par un moyen (128) de détection de conflit destiné à détecter une coïncidence entre une adresse de référence de requête de lecture provenant d'un processeur (104, 105, 106, 107) et une adresse de référence de requête d'écriture générée ultérieurement par un processeur qui n'est pas celui de la requête de lecture, et à surveiler la fin du rapport de cohérence sur la requête de lecture. On a également prévu un dispositif de commande (114) déterminant si les données d'écriture de la requête d'écriture correspondent aux données de lecture de la requête de lecture sur la base du résultat de cette détection et du résultat final; et une mémoire tampon (132) de lecture de relance servant à répéter une opération de lecture en mémoire au moyen de l'adresse de la requête de lecture après que la requête d'écriture ait été accomplie selon ce résultat de détermination.