PROCESS AND INSTALLATION FOR DETERMINING THE THICKNESS OF LAYERS IN LAYERED SEMI-CONDUCTORS

In the process described, a sample of a layered semi-conductor (4) is placed in contact with an electrolyte (2) then subjected to anodic etching during which the depth of etching is determined by integration of the current. During etching, the sample (4) is also excited by an electric signal and the...

Full description

Saved in:
Bibliographic Details
Main Authors ASZODI, GABOR, ERDELYI, KATALIN, FUELE, GYOERGY, SOMOGYI, MARIA, FERENCZI, GYOERGY
Format Patent
LanguageEnglish
German
Published 17.11.1988
Edition4
Subjects
Online AccessGet full text

Cover

Loading…
More Information
Summary:In the process described, a sample of a layered semi-conductor (4) is placed in contact with an electrolyte (2) then subjected to anodic etching during which the depth of etching is determined by integration of the current. During etching, the sample (4) is also excited by an electric signal and the real component of the admittance and hence the conductance of the probe at the frequency of excitation is determined, the extreme values of this component are analysed, and the values of the depth of etching corresponding to these extremes, which characterize the junctions between the layers of the sample (4) tested, are determined. The installation for implementing the procedure contains a cell (1) filled with electrolyte (2) in which is immersed a graphite electrode (5), a saturated calomel electrode (6), and a platinum electrode (7) surrounding the surface of the sample (4) subjected to etching, electrodes (8, 9) neither of which touch the surface of the sample (4) subjected to etching, a potentiostat (13) which is connected to the calomel electrode (6) and the direct current source (12), the current integrator (14), which receives the etching current intensity signal, a generator (15) which emits a periodic signal between the sample (14) and the metal electrode, and the measurement element (16) for measuring the conductance of the sample (4). Dans le procédé décrit, un échantillon de semi-conducteurs (4) portant la configuration en couche est soumis à essai, mis en contact avec un électrolyte (2) puis soumis à une attaque anodique, et lors de cette attaque, l'intégration du courant permet de déterminer la profondeur d'attaque respective. Parallèlement à l'attaque, l'échantillon (4) est excité par un signal électrique, on mesure la composante réelle de l'admittance de l'échantillon à la fréquence d'excitation, donc sa conductance, on analyse les valeurs extrêmes de cette composante et on fixe les valeurs de profondeur d'attaque correspondant aux extrêmes, qui caractérisent les jonctions des couches de l'échantillon (4) soumises à essai. L'installation permettant la mise en oeuvre du procédé comporte une cellule (1) remplie d'électrolyte (2) dans lequel est immergée une électrode au graphite (5), une électrode de calomel (6) saturée et une électrode de platine (7) entourant la face de l'échantillon (4) soumise à attaque, des électrodes (8, 9) qui ni l'une ni l'autre ne touchent la face de l'échantillon (4) exposée à l'attaque, un potentiostat (13) relié avec l'électrode de calomel (6) et la source de courant continu (12), l'intégrateur de courant (14) recevant le signal d'intensité du courant d'attaque, le générateur (15) émettant un signal périodique entre l'échantillon (4) et l'électrode en métal, et enfin l'organe de mesure (16) destiné à mesurer la conductance de l'échantillon (4).
Bibliography:Application Number: WO1988HU00030