DATA PROCESSOR HAVING DYNAMIC BUS SIZING

• Main Authors: CRUDELE, LESTER, M, MOTHERSOLE, DAVID, S, TIETJEN, JAMES, L, THOMPSON, ROBERT, R
• Format: Patent
• Language: English
• Published: 16.01.1986
• Edition: 3
• Subjects: CALCULATING; CHEMISTRY; COMPUTING; COUNTING; ELECTRIC DIGITAL DATA PROCESSING; HETEROCYCLIC COMPOUNDS; METALLURGY; ORGANIC CHEMISTRY; PHYSICS

In a data processor adapted to perform operations upon operands of a given size, a bus controller (14) is provided to communicate the operands with a storage device (20) having a data port which may be a submultiple of the operand size. In response to a signal from the bus controller (14) requisting the transfer of an operand of a particular size, the storage device (20) provides a size signal indicating the size of the data port available to accomodate the requested transfer. Depending upon the size of the operand to be transferred and the size of the data port of the storage device (20), the bus controller (14) may break the operand transfer cycle into several bus cycles in order to completely transfer the operand. In the process, the bus controller (14) compensates for any address misalignment between the operand and the data port. In order to distinguish individual operand cycles from the several bus cycles which may comprise the operand cycle, the bus controller (14) provides an operand cycle start signal only at the start of the first bus cycle of each operand cycle. Un processeur de données adapté pour exécuter des opérations sur des opérandes d'une dimension donnée est pourvu d'une commande de bus (14) pour faire communiquer les opérandes avec un dispositif de mémoire (20) ayant une porte d'accès qui peut avoir une dimension égale à un sous-multiple de la dimension de l'opérande. En réponse à un signal de la commande de bus (14) demandant le transfert d'un opérande d'une dimension particulière, le dispositif de mémoire (20) émet un signal qui indique la dimension de la porte d'accès disponible pour accomoder le transfert demandé. Selon la dimension de l'opérande à transférer et la dimension de la porte d'accès du dispositif de mémoire (20), la commande de bus (14) peut diviser le cycle de transfert de l'opérande en plusieurs cycles de bus afin de transférer l'opérande dans sa totalité. Pendant ce processus, la commande de bus (14) corrige tout défaut d'alignement entre l'opérande et la porte d'accès. Afin de faire la distinction des cycles d'opérandes individuels et une multiplicité de cycles de bus que peut comporter le cycle d'opérande, la commande de bus (14) n'émet un signal de départ de cycle d'opérande qu'au départ du premier cycle de bus de chaque cycle d'opérande.