PREFETCH VALIDATION

• Main Authors: CRUDELE, LESTER, M, ZOLNOWSKY, JOHN, SPAK, MICHAEL, E
• Format: Patent
• Language: English
• Published: 28.03.1985
• Edition: 3
• Subjects: CALCULATING; COMPUTING; COUNTING; ELECTRIC DIGITAL DATA PROCESSING; PHYSICS

A data processing system comprising an instruction execution unit (2), an n-stage pipeline (14, 16, 17) for providing data segments representing instruction words from a memory (6) to the instruction execution unit (2); means for prefetching instruction words (8) to be executed subsequently to a presently executing instruction and for verifying the validity (20, 22) of the prefetched instruction word prior to execution thereof by the instruction execution unit, and means for causing the instruction execution unit to defer to a fault condition when and only when execution of an invalid instruction is begun. Système de traitement de données comprenant une unité d'exécution d'instructions (2), un pipeline à n étages (14, 16, 17) véhiculant des segments de données représentant des mots d'instructions à partir d'une mémoire (6) vers l'unité d'exécution d'instructions (2), des organes effectuant une extraction préalable des mots del'instruction (8) devant être exécutée après une instruction en cours d'exécution et vérifiant la validité (20, 22) du mot d'instruction extrait au préalable avant son exécution par l'unité d'exécution d'instructions, et des moyens permettant à l'unité d'exécution d'instructions de déférer à une condition d'erreur au cas où l'exécution d'une instruction erronée a commencé, et uniquement dans ce cas.