SEMICONDUCTOR DEVICE MANUFACTURING METHOD AND BONDED WAFER

• Main Authors: NAKANISHI Yosuke, NIWA Hiroki, TANAKA Takanori, AKIYOSHI Kyohei, WATANABE Hiroshi, MITANI Yoichiro
• Format: Patent
• Language: English; French; Japanese
• Published: 03.10.2024
• Subjects: BASIC ELECTRIC ELEMENTS; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; SEMICONDUCTOR DEVICES

The purpose of the present disclosure is to improve productivity and suppress cracking of wafers in manufacturing a semiconductor device in which wafers are re-used. A semiconductor device manufacturing method according to the present disclosure comprises: (a) a step for obtaining, from a plurality of SiC wafers (13, 17) by dividing the SiC wafers (13, 17) in the thickness direction, at least each one of divided wafers (20, 23) not including device structures (12, 16); (b) a step for obtaining a bonded wafer (24) by bonding the divided wafers (20, 23) obtained from the different SiC wafers (13, 17); and (c) a step for forming a device structure (26) on the surface of the bonded wafer (24). La présente invention a pour objet d'améliorer la productivité et de supprimer la fissuration de tranches dans la fabrication d'un dispositif à semi-conducteur dans lequel des tranches sont réutilisées. La présente invention concerne un procédé de fabrication de dispositif à semi-conducteur comprenant : (a) une étape consistant à obtenir, d'une pluralité de tranches de SiC (13, 17) en divisant les tranches de SiC (13, 17) dans le sens de l'épaisseur, au moins chacune des tranches divisées (20, 23) ne comprenant pas de structures de dispositif (12, 16) ; (b) une étape consistant à obtenir une tranche liée (24) par liaison des tranches divisées (20, 23) obtenues des différentes tranches de SiC (13, 17) ; et (c) une étape consistant à former une structure de dispositif (26) sur la surface de la tranche liée (24). 本開示は、ウェハを再利用する半導体デバイスの製造において、生産性を向上し、かつウェハの割れを抑制することを目的とする。本開示に係る半導体デバイスの製造方法は、（ａ）複数のＳｉＣウェハ（１３，１７）の夫々を厚さ方向に分割することにより、各ＳｉＣウェハ（１３，１７）からデバイス構造（１２，１６）を含まない少なくとも１つの分割ウェハ（２０，２３）を得る工程と、（ｂ）異なるＳｉＣウェハ（１３，１７）から得られた複数の分割ウェハ（２０，２３）を接合して接合ウェハ（２４）を得る工程と、（ｃ）接合ウェハ（２４）の表面にデバイス構造（２６）を形成する工程と、を備える。