SEMICONDUCTOR ELEMENT DRIVING CIRCUIT AND POWER CONVERSION DEVICE

A driving circuit (100) comprises: a gate driving circuit (2) that individually drives one of two semiconductor elements (5a, 5b) connected in series; and a short circuit detection circuit (3) that detects an arm short circuit of the semiconductor elements (5a, 5b). The short circuit detection circu...

Full description

Saved in:
Bibliographic Details
Main Authors MITSUI, Yohei, MORISAKI, Shota
Format Patent
LanguageEnglish
French
Japanese
Published 19.09.2024
Subjects
Online AccessGet full text

Cover

Loading…
More Information
Summary:A driving circuit (100) comprises: a gate driving circuit (2) that individually drives one of two semiconductor elements (5a, 5b) connected in series; and a short circuit detection circuit (3) that detects an arm short circuit of the semiconductor elements (5a, 5b). The short circuit detection circuit (3) is provided with a voltage application circuit (34A) to which a main terminal voltage is applied, and a short circuit determination circuit (31) which determines whether or not there is an arm short circuit. The voltage application circuit (34A) is provided with a first resistor (50) that comprises a plurality of resistance elements, a first capacitor (51) that comprises a plurality of capacitance elements (55) which are respectively connected in parallel with the resistance elements of the first resistor (50), and a second capacitor (52) that comprises a plurality of capacitance elements (56) which are connected in series. The second capacitor (52) is disposed closer than the first capacitor (51) to a bus bar (7), which is a noise source. Un circuit d'attaque (100) comprend : un circuit d'attaque de grille (2) qui excite individuellement l'un de deux éléments semi-conducteurs (5a, 5b) connectés en série ; et un circuit de détection de court-circuit (3) qui détecte un court-circuit de bras des éléments semi-conducteurs (5a, 5b). Le circuit de détection de court-circuit (3) est muni d'un circuit d'application de tension (34A) auquel une tension de borne principale est appliquée, et d'un circuit de détermination de court-circuit (31) qui détermine s'il existe ou non un court-circuit de bras. Le circuit d'application de tension (34A) est muni d'une première résistance (50) qui comprend une pluralité d'éléments de résistance, d'un premier condensateur (51) qui comprend une pluralité d'éléments de capacité (55) qui sont respectivement connectés en parallèle aux éléments de résistance de la première résistance (50), et d'un second condensateur (52) qui comprend une pluralité d'éléments de capacité (56) qui sont connectés en série. Le second condensateur (52) est disposé plus près que le premier condensateur (51) d'une barre omnibus (7), qui est une source de bruit. 駆動回路(100)は、直列接続された2つの半導体素子(5a,5b)のうちの1つを個々に駆動するゲート駆動回路(2)と、半導体素子(5a,5b)のアーム短絡を検知する短絡検知回路(3)とを備える。短絡検知回路(3)は、主端子電圧が印加される電圧印加回路(34A)と、アーム短絡の有無を判定する短絡判定回路(31)とを備える。電圧印加回路(34A)は、複数の抵抗要素からなる第1の抵抗(50)と、第1の抵抗(50)における各々の抵抗要素に並列に接続される複数のキャパシタンス要素(55)からなる第1のコンデンサ(51)と、直列接続される複数のキャパシタンス要素(56)からなる第2のコンデンサ(52)とを備える。第2のコンデンサ(52)は、ノイズ源であるバスバー(7)に対して第1のコンデンサ(51)よりも近い距離に配置されている。
Bibliography:Application Number: WO2023JP09371