LATERAL SPLIT DIGIT LINE MEMORY ARCHITECTURES

• Main Authors: FRATIN, Lorenzo, PELLIZZER, Fabio
• Format: Patent
• Language: English; French
• Published: 29.08.2024
• Subjects: ELECTRICITY

Methods, systems, and devices for lateral split digit line memory architectures are described. A memory array may include a first set of word line plates separated from a second set of word line plates by a pillar (e.g., that is configured as a digit line) that interact with the first and second set of word line plates. Further, the memory array may include a set of dielectric piers that are positioned between the pillars, where each dielectric pier contacts a first pillar and a second pillar. Additionally, the memory array may include a set of storage elements and a set of digit lines that are each coupled with a word line plate, a pillar, and a dielectric material that is positioned between each first and second pillar of the pairs of pillars. L'invention concerne des procédés, des systèmes et des dispositifs pour des architectures de mémoire à lignes de chiffres à division latérale. Un réseau de mémoire peut comprendre un premier ensemble de plaques de lignes de mots séparées d'un second ensemble de plaques de lignes de mots par un pilier (par exemple, qui est configuré sous la forme d'une ligne de chiffres) qui interagit avec les premier et second ensembles de plaques de lignes de mots. En outre, le réseau de mémoire peut comprendre un ensemble de piles diélectriques qui sont positionnées entre les piliers, chaque pile diélectrique étant en contact avec un premier pilier et un second pilier. De plus, le réseau de mémoire peut comprendre un ensemble d'éléments de stockage et un ensemble de lignes de chiffres qui sont chacun couplés à une plaque de lignes de mots, un pilier et un matériau diélectrique qui est positionné entre chaque premier et second piliers des paires de piliers.