SYSTEMS AND METHODS FOR REAL-TIME PROCESSING OF MEDICAL IMAGING DATA UTILIZING A SINGLE INSTRUCTION MULTIPLE DATA PROCESSOR
A system for processing and displaying medical imaging data onto an electronic display is configured to: access a plurality of data portions corresponding to a frame of the one or more video frames stored in memory; process the plurality of data portions using a single instruction multiple data (SIM...
Saved in:
Main Authors | , , , |
---|---|
Format | Patent |
Language | English French |
Published |
04.07.2024
|
Subjects | |
Online Access | Get full text |
Cover
Loading…
Summary: | A system for processing and displaying medical imaging data onto an electronic display is configured to: access a plurality of data portions corresponding to a frame of the one or more video frames stored in memory; process the plurality of data portions using a single instruction multiple data (SIMD) processing architecture such that each data portion of the plurality of data portions is separately processed in parallel using one or more common instructions; and transmit the processed plurality of data portions to an electronic display; and a second processor, wherein the second processor is communicatively coupled to the first processor, and wherein the second processor is configured to coordinate one or more operations of the first processor.
Selon l'invention, un système de traitement et d'affichage de données d'imagerie médicale sur un afficheur électronique est configuré pour : accéder à une pluralité de portions de données correspondant à une trame parmi la ou les trames vidéo stockées en mémoire ; traiter la pluralité de portions de données à l'aide d'une architecture de traitement à instruction unique et données multiples (SIMD) de telle façon que chaque portion de données de la pluralité de portions de données soit traitée séparément en parallèle en utilisant une ou plusieurs instructions communes ; et transmettre la pluralité traitée de portions de données à un afficheur électronique ; et un second processeur, le second processeur étant couplé en communication au premier processeur, et le second processeur étant configuré pour coordonner une ou plusieurs opérations du premier processeur. |
---|---|
Bibliography: | Application Number: WO2023US85939 |