SEMICONDUCTOR DEVICE

• Main Authors: SHIMA, Yukinori, KOEZUKA, Junichi, JINTYOU, Masami, NAKADA, Masataka, OKAZAKI, Kenichi
• Format: Patent
• Language: English; French; Japanese
• Published: 04.07.2024
• Subjects: ADVERTISING; BASIC ELECTRIC ELEMENTS; CRYPTOGRAPHY; DEVICES OR ARRANGEMENTS, THE OPTICAL OPERATION OF WHICH ISMODIFIED BY CHANGING THE OPTICAL PROPERTIES OF THE MEDIUM OF THEDEVICES OR ARRANGEMENTS FOR THE CONTROL OF THE INTENSITY,COLOUR, PHASE, POLARISATION OR DIRECTION OF LIGHT, e.g.SWITCHING, GATING, MODULATING OR DEMODULATING; DISPLAY; DISPLAYING; EDUCATION; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; FREQUENCY-CHANGING; LABELS OR NAME-PLATES; NON-LINEAR OPTICS; OPTICAL ANALOGUE/DIGITAL CONVERTERS; OPTICAL LOGIC ELEMENTS; OPTICS; PHYSICS; SEALS; SEMICONDUCTOR DEVICES; SIGNS; TECHNIQUES OR PROCEDURES FOR THE OPERATION THEREOF

Provided is a semiconductor device having a small occupied area. The semiconductor device has a first insulating layer, a second insulating layer, and a transistor. The transistor has a semiconductor layer, a gate insulating layer, a gate electrode, a source electrode, and a drain electrode. One among the source electrode and the drain electrode is provided on the first insulating layer, and the other among the source electrode and the drain electrode is provided on the second insulating layer. The second insulating layer has an opening that reaches the first insulating layer and overlaps at least a portion of one among the source electrode and the drain electrode. The semiconductor layer is provided so as to contact a side surface in the opening of the second insulating layer, an upper surface in an opening of the first insulating layer, an upper surface of one among the source electrode and the drain electrode, and a side surface of the other among the source electrode and the drain electrode. The gate insulating layer is positioned on the semiconductor layer, the source electrode, and the drain electrode, and the gate electrode overlaps the opening and is positioned on the gate insulating layer. Est proposé un dispositif à semi-conducteur possédant une petite surface occupée. Le dispositif à semi-conducteur comporte une première couche isolante, une seconde couche isolante et un transistor. Le transistor comporte une couche à semi-conducteur, une couche d'isolation de grille, une électrode de grille, une électrode de source et une électrode de drain. Une électrode parmi l'électrode de source et l'électrode de drain est disposée sur la première couche isolante, et l'autre électrode parmi l'électrode de source et l'électrode de drain est disposée sur la seconde couche isolante. La seconde couche isolante présente une ouverture qui atteint la première couche isolante et chevauche au moins une partie d'une électrode parmi l'électrode de source et l'électrode de drain. La couche à semi-conducteur est disposée de façon à entrer en contact avec une surface latérale dans l'ouverture de la seconde couche isolante, une surface supérieure dans une ouverture de la première couche isolante, une surface supérieure d'une électrode parmi l'électrode de source et l'électrode de drain, et une surface latérale de l'autre électrode parmi l'électrode de source et l'électrode de drain. La couche d'isolation de grille est positionnée sur la couche à semi-conducteur, l'électrode de source et l'électrode de drain, et l'électrode de grille chevauche l'ouverture et est positionnée sur la couche d'isolation de grille. 占有面積の小さい半導体装置を提供する。 第１の絶縁層と、第２の絶縁層と、トランジスタと、を有し、トランジスタは、半導体層、ゲート絶縁層、ゲート電極、ソース電極、及びドレイン電極を有し、ソース電極及びドレイン電極の一方は、第１の絶縁層上に設けられ、ソース電極及びドレイン電極の他方は、第２の絶縁層上に設けられ、第２の絶縁層は、第１の絶縁層に達し、且つソース電極及びドレイン電極の一方の一部と重なる開口を有し、半導体層は、第２の絶縁層の開口における側面、第１の絶縁層の開口における上面、ソース電極及びドレイン電極の一方の上面、並びにソース電極及びドレイン電極の他方の側面に接して設けられ、ゲート絶縁層は、半導体層、ソース電極、及びドレイン電極上に位置し、ゲート電極は、開口と重畳し、且つゲート絶縁層上に位置する。