PHASE ADJUSTING CIRCUIT
This phase adjusting circuit comprises: a clock generation circuit (1) that generates a clock signal of a sinusoidal shape; an amplification circuit (2) that amplifies the clock signal; a transfer line (4) the input end of which is connected to the output terminal of the amplification circuit (2); a...
Saved in:
Main Authors | , , , , |
---|---|
Format | Patent |
Language | English French Japanese |
Published |
20.06.2024
|
Subjects | |
Online Access | Get full text |
Cover
Loading…
Summary: | This phase adjusting circuit comprises: a clock generation circuit (1) that generates a clock signal of a sinusoidal shape; an amplification circuit (2) that amplifies the clock signal; a transfer line (4) the input end of which is connected to the output terminal of the amplification circuit (2); a load circuit (5) which is connected to the terminal end of the transfer line (4) and the impedance of which can be externally adjusted; and an amplification circuit (3) that receives, as an input thereof, a signal obtained by adding, at the output terminal of the amplification circuit (2), the output signal of the amplification circuit (2) and a return signal from the transfer line (4).
La présente divulgation concerne un circuit de réglage de phase qui comprend : un circuit de génération d'horloge (1) qui génère un signal d'horloge de forme sinusoïdale ; un circuit d'amplification (2) qui amplifie le signal d'horloge ; une ligne de transfert (4) dont l'extrémité d'entrée est connectée à la borne de sortie du circuit d'amplification (2) ; un circuit de charge (5) qui est connecté à l'extrémité terminale de la ligne de transfert (4) et dont l'impédance peut être ajustée de manière externe ; et un circuit d'amplification (3) qui reçoit, en tant qu'entrée de celui-ci, un signal obtenu en ajoutant, au niveau de la borne de sortie du circuit d'amplification (2), le signal de sortie du circuit d'amplification (2) et un signal de retour provenant de la ligne de transfert (4).
位相調整回路は、正弦波状のクロック信号を生成するクロック生成回路(1)と、クロック信号を増幅する増幅回路(2)と、入力端が増幅回路(2)の出力端子に接続された伝送線路(4)と、伝送線路(4)の終端に接続された、外部からインピーダンスの調整が可能な負荷回路(5)と、増幅回路(2)の出力信号と伝送線路(4)からの戻り信号とが増幅回路(2)の出力端子において加算された信号を入力とする増幅回路(3)とを備える。 |
---|---|
Bibliography: | Application Number: WO2022JP46188 |