SEMICONDUCTOR MEMORY DEVICE

• Main Author: HOSONO, Koji
• Format: Patent
• Language: English; French; Japanese
• Published: 13.06.2024
• Subjects: INFORMATION STORAGE; PHYSICS; STATIC STORES

According to an embodiment, a semiconductor memory device includes: a first chip including a first memory cell and a second memory cell; a second chip including a third memory cell and a fourth memory cell; and a third chip including a row decoder. In a first program operation of the first memory cell, the row decoder applies a first program voltage to a first word line. In a first program operation of the second memory cell, the row decoder applies a second program voltage higher than the first program voltage to the first word line. In a first program operation of the third memory cell, the row decoder applies a third program voltage to the first word line. In a first program operation of the fourth memory cell, the row decoder applies a fourth program voltage higher than the third program voltage to the first word line. Selon un mode de réalisation, un dispositif de mémoire à semi-conducteurs comprend : une première puce comprenant une première cellule de mémoire et une seconde cellule de mémoire ; une seconde puce comprenant une troisième cellule de mémoire et une quatrième cellule de mémoire ; et une troisième puce comprenant un décodeur de rangée. Dans une première opération de programme de la première cellule de mémoire, le décodeur de rangée applique une première tension de programme à une première ligne de mots. Dans une première opération de programme de la seconde cellule de mémoire, le décodeur de rangée applique une seconde tension de programme supérieure à la première tension de programme à la première ligne de mots. Dans une première opération de programme de la troisième cellule de mémoire, le décodeur de rangée applique une troisième tension de programme à la première ligne de mots. Dans une première opération de programme de la quatrième cellule de mémoire, le décodeur de rangée applique une quatrième tension de programme supérieure à la troisième tension de programme à la première ligne de mots. 実施形態によれば、半導体記憶装置は、第１メモリセル及び第２メモリセルを含む第１チップと、第３メモリセル及び第４メモリセルを含む第２チップと、ロウデコーダを含む第３チップとを含む。第１メモリセルの１回目のプログラム動作において、ロウデコーダは、第１ワード線に第１プログラム電圧を印加する。第２メモリセルの１回目のプログラム動作において、ロウデコーダは、第１ワード線に第１プログラム電圧よりも高い第２プログラム電圧を印加する。第３メモリセルの１回目のプログラム動作において、ロウデコーダは、第１ワード線に第３プログラム電圧を印加する。第４メモリセルの１回目のプログラム動作において、ロウデコーダは、第１ワード線に第３プログラム電圧よりも高い第４プログラム電圧を印加する。