MULTILAYER CERAMIC CAPACITOR

Provided is a multilayer ceramic capacitor that is capable of inhibiting the occurrence of cracks in the multilayer ceramic capacitor and has exceptional reliability. This multilayer ceramic capacitor 1 comprises: a laminate 2 that includes a dielectric layer 14 and an internal electrode layer 15 th...

Full description

Saved in:
Bibliographic Details
Main Author TAKAHASHI Masaru
Format Patent
LanguageEnglish
French
Japanese
Published 02.05.2024
Subjects
Online AccessGet full text

Cover

Loading…
More Information
Summary:Provided is a multilayer ceramic capacitor that is capable of inhibiting the occurrence of cracks in the multilayer ceramic capacitor and has exceptional reliability. This multilayer ceramic capacitor 1 comprises: a laminate 2 that includes a dielectric layer 14 and an internal electrode layer 15 that are alternately laminated, the laminate 2 having two main surfaces A that are on opposite sides from each other in a lamination direction T, two end surfaces C that are on opposite sides from each other in a length direction L orthogonal to the lamination direction T, and two side surfaces B that are on opposite sides from each other in a width direction W orthogonal to both the lamination direction T and the length direction L; and external electrodes 3 that are positioned at the two end surfaces C of the laminate 2. Each external electrode 3 has a base electrode layer 31, a first plating layer 32 that is positioned on the base electrode layer 31, a second plating layer 33 that is positioned on the first plating layer 32 and is in contact with the first plating layer, and an adhesion force relaxation layer 35 that is positioned between the first plating layer 32 and the second plating layer 33. L'invention concerne un condensateur céramique multicouche qui est capable d'inhiber l'apparition de fissures dans le condensateur céramique multicouche et présente une fiabilité exceptionnelle. Ce condensateur céramique multicouche 1 comprend : un stratifié 2 qui comprend une couche diélectrique 14 et une couche d'électrode interne 15 qui sont stratifiées en alternance, le stratifié 2 ayant deux surfaces principales A qui sont sur des côtés opposés l'une par rapport à l'autre dans une direction de stratification T, deux surfaces d'extrémité C qui sont sur des côtés opposés l'une par rapport à l'autre dans une direction de longueur L orthogonale à la direction de stratification T, et deux surfaces latérales B qui sont sur des côtés opposés l'une par rapport à l'autre dans une direction de largeur W orthogonale à la fois à la direction de stratification T et à la direction de longueur L ; et des électrodes externes 3 qui sont positionnées au niveau des deux surfaces d'extrémité C du stratifié 2. Chaque électrode externe 3 a une couche d'électrode de base 31, une première couche de placage 32 qui est positionnée sur la couche d'électrode de base 31, une seconde couche de placage 33 qui est positionnée sur la première couche de placage 32 et est en contact avec la première couche de placage, et une couche de relaxation de force d'adhérence 35 qui est positionnée entre la première couche de placage 32 et la seconde couche de placage 33. 積層セラミックコンデンサにおけるクラックの発生を抑制可能であるとともに、信頼性に優れる積層セラミックコンデンサを提供すること。 積層セラミックコンデンサ1は、交互に積層された誘電体層14と内部電極層15とを含み、積層方向Tにおいて相互に対向する2つの主面Aと、積層方向Tと直交する長さ方向Lにおいて相互に対向する2つの端面Cと、積層方向T及び長さ方向Lのいずれとも直交する幅方向Wにおいて相互に対向する2つの側面Bと、を有する積層体2と、積層体2の2つの端面Cにそれぞれ配置された外部電極3と、を備える。外部電極3は、下地電極層31と、下地電極層31上に配置された第1めっき層32と、第1めっき層32上に配置され、第1めっき層に接触した第2めっき層33と、第1めっき層32と第2めっき層33との間に配置される密着力緩和層35と、を有する。
Bibliography:Application Number: WO2023JP30997