IMAGE SENSOR DEVICES INCLUDING A SUPERLATTICE AND RELATED METHODS
An image sensor device may include a semiconductor substrate, a pixel region within the semiconductor substrate comprising a first dopant having a first conductivity type, a first pinning layer on a surface of the substrate and including a second dopant having a second conductivity type different th...
Saved in:
Main Authors | , , |
---|---|
Format | Patent |
Language | English French |
Published |
29.02.2024
|
Subjects | |
Online Access | Get full text |
Cover
Loading…
Summary: | An image sensor device may include a semiconductor substrate, a pixel region within the semiconductor substrate comprising a first dopant having a first conductivity type, a first pinning layer on a surface of the substrate and including a second dopant having a second conductivity type different the first conductivity type, and a second pinning layer in the semiconductor substrate adjacent at least one side of the pixel region and including a superlattice and the second dopant. The superlattice may include a plurality of stacked groups of layers, with each group of layers comprising a plurality of stacked base semiconductor monolayers defining a base semiconductor portion, and at least one non-semiconductor monolayer constrained within a crystal lattice of adjacent base semiconductor portions.
L'invention concerne un dispositif de capteur d'image qui peut comprendre un substrat semi-conducteur, une région de pixel à l'intérieur du substrat semi-conducteur comprenant un premier dopant présentant un premier type de conductivité, une première couche de piégeage sur une surface du substrat et comprenant un second dopant présentant un second type de conductivité différent du premier type de conductivité, et une seconde couche de piégeage dans le substrat semi-conducteur adjacente à au moins un côté de la région de pixel et comprenant un super-réseau et le second dopant. Le super-réseau peut comprendre une pluralité de groupes de couches empilés dont chaque groupe de couches présente une pluralité de monocouches semi-conductrices de base empilées définissant une partie semi-conductrice de base, et au moins une monocouche non semi-conductrice contrainte à l'intérieur d'un réseau cristallin de parties semi-conductrices de base adjacentes. |
---|---|
Bibliography: | Application Number: WO2023US30339 |