FAULT RESILIENT TRANSACTION HANDLING DEVICE

• Main Authors: LISS, Liran, YEHEZKEL, Aviad Shaul, KOREN, Ran Avraham, KAHALON, Omri, MARCOVITCH, Daniel, PANDIT, Parav Kanaiyalal, BAR-ILAN, Eliav
• Format: Patent
• Language: English; French
• Published: 18.01.2024
• Subjects: CALCULATING; COMPUTING; COUNTING; ELECTRIC DIGITAL DATA PROCESSING; PHYSICS

An apparatuses, systems, and techniques of a fault resilient transaction handling device for a virtualized system. A request to initiate a transaction involving a direct memory access (DMA) operation to access data associated with one or more guests is received at a device connected to a computing system that hosts the one or more guests. A page fault associated with execution of the DMA operation of the transaction is detected. A transaction fault handling protocol that is to be initiated to address the detected page fault is selected from a set of transaction fault handling protocols. The selected transaction fault handling protocol is caused to be performed to address the detected page fault. La présente invention concerne des appareils, des systèmes et des techniques d'un dispositif de gestion de transaction résistant aux défauts pour un système virtualisé. Une demande d'initiation d'une transaction impliquant une opération d'accès direct à la mémoire (DMA) pour accéder à des données associées à un ou plusieurs invités est reçue au niveau d'un dispositif connecté à un système informatique qui héberge le ou les invités. Un défaut de page associé à l'exécution de l'opération de DMA de la transaction est détecté. Un protocole de gestion de défaut de transaction qui doit être initié pour traiter le défaut de page détecté est sélectionné parmi un ensemble de protocoles de gestion de défaut de transaction. Le protocole de gestion de défaut de transaction sélectionné est amené à être exécuté pour traiter le défaut de page détecté.