PRINTED WIRING BOARD

• Main Authors: NITTA Koji, HIDANI Takuto, SAKAI Shoichiro, YAMAGUCHI Yoshihito, FUKAYA Yosuke
• Format: Patent
• Language: English; French; Japanese
• Published: 21.12.2023
• Subjects: CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS; PRINTED CIRCUITS

This printed wiring board comprises a base film that has a main surface, and a conductive pattern that is disposed on the main surface. The conductive pattern has a base conductive layer that is disposed directly or indirectly on the main surface, and an electrolytic copper plating layer that is disposed on the base conductive layer. At the interface between the base conductive layer and the electrolytic copper plating layer, the void density, which is the value of the total surface area of voids within the range of a prescribed observation length divided by the observation length, is greater than 0.01μm2/μm and not more than 5.5μm2/μm. The value of T×VL/L within the observation length is 0.39 or less, where T is the thickness (μm) of the base conductive layer, L is the observation length (μm) at the interface and VL is the total length (μm) of voids existing at the interface within the range of the observation length. La présente invention concerne une carte de circuit imprimé comprenant un film de base qui a une surface principale, et un motif conducteur qui est disposé sur la surface principale. Le motif conducteur a une couche conductrice de base qui est disposée directement ou indirectement sur la surface principale, et une couche de placage de cuivre électrolytique qui est disposée sur la couche conductrice de base. À l'interface entre la couche conductrice de base et la couche de placage de cuivre électrolytique, la densité des vides, qui est la valeur de la surface totale des vides dans la plage d'une longueur d'observation prescrite divisée par la longueur d'observation, est supérieure à 0,01μm2/μm et inférieure ou égale à 5,5μm2/μm. La valeur de T×VL/L dans la longueur d'observation est inférieure ou égale à 0,39, où T est l'épaisseur (μm) de la couche conductrice de base, L est la longueur d'observation (μm) à l'interface et VL est la longueur totale (μm) des vides existant à l'interface dans la plage de la longueur d'observation. プリント配線板は、主面を有するベースフィルムと、主面上に配置されている導電パターンとを備える。導電パターンは、主面上に直接的又は間接的に配置されている下地導電層と、下地導電層上に配置されている電解銅めっき層とを有している。下地導電層と電解銅めっき層との界面において所定の観察長の範囲内にあるボイドの面積の合計を観察長で除した値であるボイド密度は、０．０１μｍ２／μｍ超５．５μｍ２／μｍ以下である。下地導電層の厚さをＴ（μｍ）、界面における観察長をＬ（μｍ）、観察長の範囲内で界面に存在するボイドの長さの合計をＶＬ（μｍ）とした際、Ｔ×ＶＬ／Ｌの値は、観察長の範囲内で０．３９以下である。