AN ARCHITECTURE AND ALGORITHM FOR A PROGRAMMABLE PIPELINE TO SUPPORT STATEFUL PACKET PROCESSING

• Main Author: SONG, Haoyu
• Format: Patent
• Language: English; French
• Published: 16.11.2023

A programmable pipeline architecture that includes a backward bus coupled to a first PSP of a programmable pipeline and a second PSP of the programmable pipeline. The first PSP is configured to store a flow state table; receive a packet; read, from the flow state table, a state of a stateful function corresponding to a packet flow of the packet; and process the packet based on the state of the stateful function. The second PSP is configured to receive the packet subsequent to processing by the first PSP; determine that there is a change to the state of the stateful function; write back state update data to the first PSP in response to the change; and forward the packet. The backward bus configured to carry state update data and resubmitted packets from the second PSP to the first PSP. Architecture de pipeline programmable qui comprend un bus arrière couplé à un premier PSP d'un pipeline programmable et un second PSP du pipeline programmable. Le premier PSP est configuré pour stocker une table d'état de flux ; recevoir un paquet ; lire, à partir de la table d'état de flux, un état d'une fonction à états correspondant à un flux de paquets du paquet ; et traiter le paquet sur la base de l'état de la fonction à états. Le second PSP est configuré pour recevoir le paquet après le traitement par le premier PSP ; déterminer qu'il existe un changement de l'état de la fonction à états ; renvoyer des données de mise à jour d'état dans le premier PSP en réponse au changement ; et transmettre le paquet. Le bus arrière est configuré pour transporter des données de mise à jour d'état et des paquets soumis à nouveau du second PSP au premier PSP.