SEMICONDUCTOR DEVICE

An objective of the present invention is to provide a semiconductor device in which an interface deterioration between constituent elements is suppressed. This semiconductor device comprises: a first wiring layer; a holding layer; a first semiconductor element and a second semiconductor element havi...

Full description

Saved in:
Bibliographic Details
Main Authors SHINOHE Takashi, TAKEUCHI Kengo, NAKAZAWA Tatsuhiro
Format Patent
LanguageEnglish
French
Japanese
Published 05.10.2023
Subjects
Online AccessGet full text

Cover

Loading…
More Information
Summary:An objective of the present invention is to provide a semiconductor device in which an interface deterioration between constituent elements is suppressed. This semiconductor device comprises: a first wiring layer; a holding layer; a first semiconductor element and a second semiconductor element having a greater thickness than the first semiconductor element, the first and second semiconductor elements provided between the first wiring layer and the holding layer; an insulating body in which the first semiconductor element and the second semiconductor element are buried; and a thickness adjuster which is provided between the first semiconductor element and the holding layer, wherein the linear expansion coefficient of the thickness adjuster is a value between the linear expansion coefficient of the first semiconductor element and the linear expansion coefficient of the holding layer. Un objectif de la présente invention est de fournir un dispositif à semi-conducteur dans lequel une détérioration d'interface entre des éléments constitutifs est supprimée. Ce dispositif à semi-conducteur comprend : une première couche de câblage ; une couche de maintien ; un premier élément semi-conducteur et un second élément semi-conducteur présentant une épaisseur supérieure à celle du premier élément semi-conducteur, les premier et second éléments semi-conducteurs étant disposés entre la première couche de câblage et la couche de maintien ; un corps isolant dans lequel le premier élément semi-conducteur et le second élément semi-conducteur sont dissimulés ; et un dispositif de réglage d'épaisseur qui est disposé entre le premier élément semi-conducteur et la couche de maintien, le coefficient de dilatation linéaire du dispositif de réglage d'épaisseur étant une valeur entre le coefficient de dilatation linéaire du premier élément semi-conducteur et le coefficient de dilatation linéaire de la couche de maintien. 構成要素同士の界面劣化が抑制された半導体装置の提供を目的とする。 第1の配線層と、保持層と、前記第1の配線層と前記保持層との間に併設されている第1の半導体素子および前記第1の半導体素子の厚さよりも大きい厚さを有する第2の半導体素子と、前記第1の半導体素子および前記第2の半導体素子が埋設される絶縁体と、前記第1の半導体素子と前記保持層との間に設けられた厚み調整部とを備え、前記厚み調整部の線膨張係数が、前記第1の半導体素子の線膨張係数と前記保持層の線膨張係数との間の値である半導体装置。
Bibliography:Application Number: WO2023JP11707