ELECTRONIC COMPONENT
An electronic component (1) comprises: an element (3) formed by laminating a plurality of insulating layers in the Z-axis direction; and a secondary coil (L2) and a primary coil (L1) arranged in the Z-axis direction inside the element (3). The secondary coil (L2) has a plurality of wiring patterns (...
Saved in:
Main Authors | , |
---|---|
Format | Patent |
Language | English French Japanese |
Published |
24.08.2023
|
Subjects | |
Online Access | Get full text |
Cover
Loading…
Summary: | An electronic component (1) comprises: an element (3) formed by laminating a plurality of insulating layers in the Z-axis direction; and a secondary coil (L2) and a primary coil (L1) arranged in the Z-axis direction inside the element (3). The secondary coil (L2) has a plurality of wiring patterns (15-19) disposed apart from each other in the Z-axis direction. The primary coil (L1) includes: a plurality of wiring patterns (11-14) disposed apart from each other in the Z-axis direction; and a gap (GA) disposed in a region sandwiched by wiring patterns (13, 14) adjacent to each other. The thickness of the gap (GA) is greater than each of the distances between wiring patterns (11-13, 15-19) adjacent to each other but not having the gap (GA) therebetween.
Le composant électronique (1) selon l'invention comprend : un élément (3) formé par la stratification d'une pluralité de couches isolantes dans la direction d'axe Z ; et une bobine secondaire (L2) et une bobine primaire (L1) agencées dans la direction de l'axe Z à l'intérieur de l'élément (3). La bobine secondaire (L2) comporte une pluralité de motifs de câblage (15-19) espacés les uns des autres dans la direction de l'axe Z. La bobine primaire (L1) comprend : une pluralité de motifs de câblage (11-14) espacés les uns des autres dans la direction de l'axe Z ; et un espace (GA) se situant dans une région prise en sandwich par des motifs de câblage (13, 14) adjacents. L'épaisseur de l'espace (GA) est supérieure à chacune des distances entre des motifs de câblage (11-13, 15-19) adjacents mais dépourvus de l'espace (GA) entre ceux-ci.
電子部品(1)は、複数の絶縁層をZ軸方向に積層して形成した素体(3)と、素体(3)の内部にZ軸方向に配置される一次コイル(L1)および二次コイル(L2)とを備える。二次コイル(L2)は、Z軸方向に間隔を空けて配置される複数の配線パターン(15~19)を有する。一次コイル(L1)は、Z軸方向に間隔を空けて配置される複数の配線パターン(11~14)と、隣り合う配線パターン(13,14)によって挟まれる領域に配置されるギャップ(GA)とを含む。ギャップ(GA)の厚さは、ギャップ(GA)を介さずに隣り合う配線パターン(11~13,15~19)間の距離よりも大きい。 |
---|---|
Bibliography: | Application Number: WO2023JP02068 |