GATE DRIVE CIRCUIT AND POWER CONVERSION DEVICE

• Main Authors: YAHATA, Koichi, IKUYAMA, Takeshi
• Format: Patent
• Language: English; French; Japanese
• Published: 10.08.2023
• Subjects: APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC,OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWERSUPPLY SYSTEMS; CONTROL OR REGULATION THEREOF; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUTPOWER; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER; ELECTRICITY; GENERATION

In this gate drive circuit, first and second gate drive ICs each have: an INA terminal and an INB terminal to which PWM signals are input; a gate output terminal for outputting a gate drive signal; and an OSFB terminal for outputting a feedback signal of the gate drive signal. The first and second gate drive ICs are configured so as to output the gate drive signal of an ON state when inputs to the INA terminal and the INB terminal are ON and OFF, respectively. In the first gate drive IC, the INA terminal and the INB terminal receive a first PWM signal and a second PWM signal, respectively. In the second gate drive IC, the INA terminal and the INB terminal receive the second PWM signal and the first PWM signal, respectively. A first diode has the cathode side that is connected to the INB terminal of the second gate drive IC and the anode side that is connected to the OSFB terminal of the first gate drive IC. A second diode has the cathode side that is connected to the INB terminal of the first gate drive IC and the anode side that is connected to the OSFB terminal of the second gate drive IC. Dans ce circuit d'attaque de grille, des premier et second CI d'attaque de grille possèdent chacun : une borne INA et une borne INB dans lesquelles des signaux PWM sont entrés ; une borne de sortie de grille pour délivrer en sortie un signal d'attaque de grille ; et une borne OSFB pour délivrer en sortie un signal de rétroaction du signal d'attaque de grille. Les premier et second CI d'attaque de grille sont configurés de façon à délivrer en sortie le signal d'attaque de grille d'un état MARCHE lorsque des entrées dans la borne INA et la borne INB sont respectivement MARCHE et ARRÊT. Dans le premier CI d'attaque de grille, la borne INA et la borne INB reçoivent respectivement un premier signal PWM et un second signal PWM. Dans la seconde CI d'attaque de grille, la borne INA et la borne INB reçoivent respectivement le second signal PWM et le premier signal PWM. Une première diode a le côté cathode qui est connecté à la borne INB du second CI d'attaque de grille et le côté anode qui est connecté à la borne OSFB du premier CI d'attaque de grille. Une seconde diode a le côté cathode qui est connecté à la borne INB du premier CI d'attaque de grille et le côté anode qui est connecté à la borne OSFB du second CI d'attaque de grille. ゲート駆動回路において、第１および第２ゲート駆動ＩＣは、PWM信号が入力されるINA端子およびINB端子と、ゲート駆動信号を出力するゲート出力端子と、ゲート駆動信号のフィードバック信号を出力するOSFB端子とを有して、INA端子およびINB端子の入力が（オン、オフ）の場合に、オン状態のゲート駆動信号を出力するように構成される。第１ゲート駆動ＩＣでは、INA端子に第１PWM信号がINB端子に第２PWM信号がそれぞれ入力され、第２ゲート駆動ＩＣでは、INA端子に第２PWM信号がINB端子に第１PWM信号がそれぞれ入力される。第１ダイオードは、カソード側が第２ゲート駆動ＩＣのINB端子に接続され、アノード側が第１ゲート駆動ＩＣのOSFB端子に接続される。第２ダイオードは、カソード側が第１ゲート駆動ＩＣのINB端子に接続され、アノード側が第２ゲート駆動ＩＣのOSFB端子に接続される。