COMPUTING ARCHITECTURE

• Main Authors: FRYMAN, Joshua B, VASANTHA KUMAR, Smitha P, SHARMA, Shruti, POLAGANI, Sai Dheeraj, MA, Kevin P, HOWARD, Jason, KRISHNAMURTHY, Bharadwaj Coimbatore, PAWLOWSKI, Robert S, KLOWDEN, Daniel S, OH, Byoungchan
• Format: Patent
• Language: English; French
• Published: 29.06.2023
• Subjects: CALCULATING; COMPUTING; COUNTING; ELECTRIC DIGITAL DATA PROCESSING; PHYSICS

A system is provided that includes a set of graph processing cores and a set of dense compute cores, where the set of graph processing cores and the set of dense cores are interconnected in a network. The dense compute cores include offload queue circuitry to receive an offload request from the set of graph processing cores to handle dense compute workloads. Memory controllers are also provided in the system for use by the graph processing cores in reading and writing to memory in association with sparse graph applications, the memory controllers enhanced to efficiently handle memory transactions in sparse graph applications. L'invention concerne un système qui comprend un ensemble de cœurs de traitement de graphes et un ensemble de cœurs denses de calcul, l'ensemble de cœurs de traitement de graphes et l'ensemble de cœurs denses étant interconnectés dans un réseau. Les cœurs denses de calcul comprennent des circuits de file d'attente de délestage devant recevoir une requête de délestage de l'ensemble de cœurs de traitement de graphes pour gérer des charges de travail de calcul denses. Le système comprend également des contrôleurs de mémoire destinés à être utilisés par les cœurs de traitement de graphes pour lire et écrire en mémoire en association avec des applications de graphes creux, les contrôleurs de mémoire étant améliorés de façon à gérer avec efficience des transactions de mémoire dans des applications de graphes creux.