VARIABLE-RATE TRUE-TIME DELAY FILTER
Systems, methods and devices are disclosed for a variable-rate true-time delay (VR- TTD) decimator for receiving an input data signal and providing an output decimated signal. The VR-TTD decimator may comprise: a VR-TTD decimator input for receiving the input data signal; and a VR-TTD decimator outp...
Saved in:
Main Authors | , |
---|---|
Format | Patent |
Language | English French |
Published |
15.06.2023
|
Subjects | |
Online Access | Get full text |
Cover
Loading…
Summary: | Systems, methods and devices are disclosed for a variable-rate true-time delay (VR- TTD) decimator for receiving an input data signal and providing an output decimated signal. The VR-TTD decimator may comprise: a VR-TTD decimator input for receiving the input data signal; and a VR-TTD decimator output for outputting the output decimated signal; a numerically controlled oscillator (NCO) for receiving a time delay control signal and a desired rate signal and for controlling coarse filtering, fine filtering and decimation of the input data signal; and an accumulator for generating the output decimated signal, wherein the accumulator comprises a plurality of shift registers, controlled by the NCO. The system may comprise a beamformer for providing an output signal coherently summed from a plurality of paths, where each path comprises a VR-TTD decimator for providing VR-TTD to the respective signals of the plurality of paths.
Sont divulgués des systèmes, procédés et dispositifs pour un décimateur à retard réel à débit variable (VR-TTD) qui permettent de recevoir un signal de données d'entrée et fournir un signal décimé de sortie. Le décimateur VR-TTD peut comprendre : une entrée de décimateur VR-TTD servant à recevoir le signal de données d'entrée ; et une sortie de décimateur VR-TTD servant à fournir en sortie le signal décimé de sortie ; un oscillateur à commande numérique (NCO) servant à recevoir un signal de commande de retard et un signal de débit souhaité et à commander un filtrage grossier, un filtrage fin et une décimation du signal de données d'entrée ; et un accumulateur servant à générer le signal décimé de sortie, l'accumulateur comprenant une pluralité de registres à décalage, commandés par le NCO. Le système peut comprendre un formeur de faisceaux servant à fournir un signal de sortie additionné de manière cohérente à partir d'une pluralité de trajets, chaque trajet comprenant un décimateur VR-TTD servant à fournir un VR-TTD aux signaux respectifs de la pluralité de trajets. |
---|---|
Bibliography: | Application Number: WO2022US52326 |