SEMICONDUCTOR CHIP, SOLID-STATE IMAGING ELEMENT AND ELECTRONIC DEVICE

• Main Author: OKANO Hitoshi
• Format: Patent
• Language: English; French; Japanese
• Published: 02.03.2023
• Subjects: BASIC ELECTRIC ELEMENTS; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; SEMICONDUCTOR DEVICES

The present invention provides: a semiconductor chip which is capable of further reducing the thickness of a silicon substrate, the reduction of thickness being required for 3D deposition, while having a structure that does not affect the device characteristics; a solid-state imaging element; and an electronic device.　This semiconductor chip has a configuration that comprises: a first semiconductor chip which contains a photodiode; a second semiconductor chip which contains a signal processing circuit for signals from the photodiode, while being superposed on the first semiconductor chip; a first insulating film which contains oxygen and is superposed on a second surface of the second semiconductor chip, the second surface being on the reverse side of a first surface on which the first semiconductor chip is superposed; and a second insulating film which contains oxygen and is superposed on the first insulating film. Due to this configuration, the occurrence of leakage in a depletion layer of a transistor within the semiconductor chip is prevented, thereby enabling the reduction of thickness. La présente invention concerne : une puce semi-conductrice qui est capable de réduire davantage l'épaisseur d'un substrat de silicium, la réduction de l'épaisseur étant requise pour le dépôt 3D, tout en ayant une structure qui n'affecte pas les caractéristiques du dispositif ; un élément d'imagerie à semi-conducteurs ; et un dispositif électronique.　Cette puce semi-conductrice a une configuration qui comprend : une première puce semi-conductrice qui contient une photodiode ; une seconde puce semi-conductrice qui contient un circuit de traitement de signal pour des signaux provenant de la photodiode, tout en étant superposée sur la première puce semi-conductrice ; un premier film isolant qui contient de l'oxygène et est superposé sur une seconde surface de la seconde puce semi-conductrice, la seconde surface étant sur le côté inverse d'une première surface sur laquelle la première puce semi-conductrice est superposée ; et un second film isolant qui contient de l'oxygène et est superposé sur le premier film isolant. Grâce à cette configuration, l'apparition de fuite dans une couche d'appauvrissement d'un transistor à l'intérieur de la puce semi-conductrice est empêchée, ce qui permet de réduire l'épaisseur. ３Ｄ積層において要求されるシリコン基板の厚みをさらに薄くすることが出来、かつ、デバイス特性に影響の無い構造を有する半導体チップ、固体撮像素子及び電子機器を提供する。　フォトダイオードを含む第１半導体チップと、フォトダイオードからの信号処理回路を含み第１半導体チップに積層された第２半導体チップと、第２半導体チップの第１半導体チップが積層されている第１の面の反対側の第２の面に積層された酸素を含む第１絶縁膜と、第１絶縁膜上に積層された酸素を含む第２絶縁膜と、を有する構成とすることにより半導体チップ内のトランジスタの空乏層におけるリークの発生を防止し、薄膜化を可能にした。