COMBINED IMAGING ARRAY AND STRIP AND PIXEL NOISE CANCELLATION SYSTEM

Some system embodiments comprise a plurality of: pixels; data lines coupled to the pixels; switches coupling the pixels to the data lines; readout circuits coupled to the data lines. The system also comprises control logic coupled to the readout circuits, the control logic configured to, for one of...

Full description

Saved in:
Bibliographic Details
Main Authors WEISFIELD, Richard, ROOS, Pieter, MOLLOV, Ivan, PRYOR, Paul
Format Patent
LanguageEnglish
French
Published 01.12.2022
Subjects
Online AccessGet full text

Cover

Loading…
More Information
Summary:Some system embodiments comprise a plurality of: pixels; data lines coupled to the pixels; switches coupling the pixels to the data lines; readout circuits coupled to the data lines. The system also comprises control logic coupled to the readout circuits, the control logic configured to, for one of the pixels: acquire a first value for the pixel while the corresponding switch is in an off state; reset the corresponding readout circuit corresponding for the pixel; acquire a second value for the pixel after resetting the readout circuit; turn on the corresponding switch; acquire a third value for the pixel after turning on the corresponding switch; and combine the values into a combined pixel value. Some system embodiments comprise: a housing; an imaging array in the housing; an imaging strip in the housing; a first readout circuit coupled to the imaging array; a second readout circuit coupled to the imaging strip; and common electronics coupled to the first and second readout circuits and configured to generate image data in response to at least one of the first and second readout circuits. Certains modes de réalisation du système comprennent une pluralité : de pixels ; de lignes de données couplées aux pixels ; de commutateurs couplant les pixels aux lignes de données ; de circuits de lecture couplés aux lignes de données. Le système comprend également une logique de commande couplée aux circuits de lecture, la logique de commande étant configurée, pour l'un des pixels : pour acquérir une première valeur du pixel pendant que le commutateur correspondant est dans un état éteint ; pour réinitialiser le circuit de lecture correspondant qui correspond au pixel ; pour acquérir une deuxième valeur du pixel après réinitialisation du circuit de lecture ; pour mettre en marche le commutateur correspondant ; pour acquérir une troisième valeur du pixel après la mise en marche du commutateur correspondant ; et pour combiner les valeurs en une valeur de pixel combinée. Certains modes de réalisation du système comprennent : un boîtier ; une matrice d'imagerie dans le boîtier ; une bande d'imagerie dans le boîtier ; un premier circuit de lecture couplé à la matrice d'imagerie ; un second circuit de lecture couplé à la bande d'imagerie ; et une électronique commune couplée aux premier et second circuits de lecture et configurée pour générer des données d'image en réponse au premier et/ou au second circuit de lecture.
Bibliography:Application Number: WO2022US31465