PROCESSOR SUPPORT FOR USING CACHE WAY-LOCKING TO SIMULTANEOUSLY RECORD PLURAL EXECUTION CONTEXTS INTO INDEPENDENT EXECUTION TRACES
Using way-locking to record plural execution contexts into independent execution traces. A processor partitions a cache into a first subset of ways that are locked to a first context recorded into a first trace and a second subset of ways that are locked to a second context recorded into a second tr...
Saved in:
Main Author | |
---|---|
Format | Patent |
Language | English French |
Published |
27.10.2022
|
Subjects | |
Online Access | Get full text |
Cover
Loading…
Summary: | Using way-locking to record plural execution contexts into independent execution traces. A processor partitions a cache into a first subset of ways that are locked to a first context recorded into a first trace and a second subset of ways that are locked to a second context recorded into a second trace. The processor also detects a memory operation by the first context into the second cache subset. The processor then performs at least one of: when the memory operation causes an influx into the second cache subset, initiating logging of the influx to the second trace; when the memory operation is a read from the second cache subset, initiating logging of the read to the first trace; or when the memory operation is a write to the second cache subset, performing one of initiating logging of the write to the second trace, or evicting a target cache line.
L'invention concerne l'utilisation d'un verrouillage de voies pour enregistrer plusieurs contextes d'exécution en traces d'exécution indépendantes. Un processeur partitionne un cache en un premier sous-ensemble de voies qui sont verrouillées vers un premier contexte enregistré en une première trace et en un second sous-ensemble de voies qui sont verrouillées vers un second contexte enregistré en une seconde trace. Le processeur détecte également une opération de mémoire effectuée par le premier contexte dans le second sous-ensemble de cache. Le processeur effectue ensuite au moins l'une des éléments suivants : lorsque l'opération de mémoire provoque une entrée dans le second sous-ensemble de cache, l'initiation d'une journalisation de l'entrée vers la seconde trace ; lorsque l'opération de mémoire est une lecture issue du second sous-ensemble de cache, l'initiation d'une journalisation de la lecture vers la première trace ; ou lorsque l'opération de mémoire est une écriture dans le second sous-ensemble de cache, la réalisation de l'initiation d'une journalisation de l'écriture vers la seconde trace ou de l'élimination d'une ligne de cache cible. |
---|---|
Bibliography: | Application Number: WO2022US71780 |