MULTILAYER VARISTOR

The present disclosure addresses the problem of obtaining a multilayer varistor that suppresses crosstalk generated between external terminals. A multilayer varistor 1 has a aminated structure in which a plurality of layers are laminated in a third direction. The multilayer varistor 1 includes: a fi...

Full description

Saved in:
Bibliographic Details
Main Authors YANAI, Ken, TAKAMURA, Masashi, FUJII, Takeshi, AKIYAMA, Yuto, WATANABE, Sayaka
Format Patent
LanguageEnglish
French
Japanese
Published 30.06.2022
Subjects
Online AccessGet full text

Cover

Loading…
More Information
Summary:The present disclosure addresses the problem of obtaining a multilayer varistor that suppresses crosstalk generated between external terminals. A multilayer varistor 1 has a aminated structure in which a plurality of layers are laminated in a third direction. The multilayer varistor 1 includes: a first inner electrode 13 that is electrically connected to first outer electrodes 12; a second inner electrode 17 that is electrically connected to second outer electrodes 16; and a third inner electrode 21 that is electrically connected to third outer electrodes 20. In the third direction, the first inner electrode 13 is disposed between the second inner electrode 17 and the third inner electrode 21. La présente invention aborde le problème de l'obtention d'une varistance multicouche qui supprime la diaphonie générée entre des bornes externes. Une varistance multicouche 1 a une structure aminée dans laquelle une pluralité de couches sont stratifiées dans une troisième direction. La varistance multicouche 1 comprend : une première électrode interne 13 qui est électriquement connectée à des premières électrodes externes 12 ; une deuxième électrode interne 17 qui est électriquement connectée à des deuxièmes électrodes externes 16 ; et une troisième électrode interne 21 qui est électriquement connectée à des troisièmes électrodes externes 20. Dans la troisième direction, la première électrode interne 13 est disposée entre la deuxième électrode interne 17 et la troisième électrode interne 21. 本開示の課題は、外部端子間に発生するクロストークを抑えた積層バリスタを得ることである。積層バリスタ1は、複数の層が第3方向に積層された積層構造を有する。積層バリスタ1は、第1外部電極12と電気的に接続された第1内部電極13と、第2外部電極16と電気的に接続された第2内部電極17と、第3外部電極20と電気的に接続された第3内部電極21と、を備える。第3方向において、第1内部電極13は、第2内部電極17と第3内部電極21との間に配置されている。
Bibliography:Application Number: WO2021JP46881