MODULATING CREDIT ALLOCATIONS IN MEMORY SUBSYSTEMS

• Main Authors: BAGCHI, Abhra, NAINALA, Vyagrheswarudu Durga, PUTTI, Nagaraj Ashok, ANANTHANARAYANAN, Venkateswaran
• Format: Patent
• Language: English; French
• Published: 05.05.2022
• Subjects: CALCULATING; COMPUTING; COUNTING; ELECTRIC DIGITAL DATA PROCESSING; PHYSICS

This document describes systems and techniques for modulating credit allocations in memory subsystems. The described systems and techniques can provide a feedback mechanism to a credit controller (116) to improve the bandwidth at a memory interface. The memory controller (114) monitors statistics associated with transaction requests served to one or more random access memories (RAMs) (206-1, 206-2) of the memory subsystem. The memory controller (114) can then provide suggestions to the credit controller (116) or to the one or more clients (108-1, 108-2, 108-3) to modulate the number of credits allocated to one or more clients (108-1, 108-2, 108-3). In this way, the described systems and techniques can improve the efficiency of the memory controller (114) in managing the transaction requests and the bandwidth at the memory interface. Le présent document concerne des systèmes et des techniques de modulation d'attributions de crédits dans des sous-systèmes de mémoire. Les systèmes et les techniques décrits peuvent offrir un mécanisme de rétroaction à un contrôleur de crédits (116) afin d'améliorer la bande passante au niveau d'une interface de mémoire. Le contrôleur de mémoire (114) surveille des statistiques associées à des requêtes de transaction desservies à une ou plusieurs mémoires vives (RAM) (2061, 206-2) du sous-système de mémoire. Le contrôleur de mémoire (114) peut ensuite fournir des suggestions au contrôleur de crédits (116) auxdits clients (108-1, 108-2, 108-3) afin de moduler le nombre de crédits attribués à un ou plusieurs clients (108-1, 108-2, 108-3). De cette manière, les systèmes et les techniques décrits peuvent améliorer l'efficacité du contrôleur de mémoire (114) dans la gestion des requêtes de transaction et de la bande passante au niveau de l'interface de mémoire.