FIELD-EFFECT TRANSITORS (FET) CIRCUITS EMPLOYING TOPSIDE AND BACKSIDE CONTACTS FOR TOPSIDE AND BACKSIDE ROUTING OF FET POWER AND LOGIC SIGNALS, AND RELATED COMPLEMENTARY METAL OXIDE SEMICONDUCTOR (CMOS) CIRCUITS

• Main Authors: VANG, Foua, RIM, Kern, SHARMA, Deepak, KANG, Seung Hyuk, NALLAPATI, Giridhar, KIM, Jonghae, LIM, Hyeokjin, CHAVA, Bharani, SONG, Stanley Seungchul, FENG, Peijie, BOYNAPALLI, Venugopal, CHIDAMBARAM, Periannan
• Format: Patent
• Language: English; French
• Published: 24.03.2022
• Subjects: BASIC ELECTRIC ELEMENTS; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; SEMICONDUCTOR DEVICES

Field-effect transistor (FET) circuits employing topside and backside contacts for topside and backside routing of FET power and logic signals. A FET circuit is provided that includes a FET that includes a conduction channel, a source, a drain, and a gate. The FET circuit also includes a topside metal contact electrically coupled with at least one of the source, drain, and gate of the FET. The FET circuit also includes a backside metal contact electrically coupled with at least one of the source, drain, and gate of the FET. The FET circuit also includes topside and backside metal lines electrically coupled to the respective topside and backside metal contacts to provide power and signal routing to the FET. A complementary metal oxide semiconductor (CMOS) circuit is also provided that includes a PFET and NFET that each includes a topside and backside contact for power and signal routing. Circuits de transistor à effet de champ (FET) utilisant des contacts supérieur et arrière pour le routage supérieur et arrière de signaux de puissance et de logique FET. Un circuit FET comprend un FET comprenant un canal de conduction, une source, un drain et une grille. Le circuit FET comprend également un contact métallique supérieur couplé électriquement à la source et/ou au drain et/ou à la grille du FET. Le circuit FET comprend également un contact métallique arrière couplé électriquement à la source et/ou au drain et/ou à la grille du FET. Le circuit FET comprend également des lignes métalliques supérieure et arrière couplées électriquement aux contacts métalliques supérieur et arrière respectifs afin de fournir un routage de puissance et de signal au FET. L'invention concerne également un circuit semi-conducteur à oxyde métallique complémentaire (CMOS) qui comprend un PFET et un NFET qui comprennent chacun un contact supérieur et arrière pour le routage de puissance et de signal.