SEMICONDUCTOR DEVICE AND ELECTRONIC DEVICE

• Main Authors: OHSHIMA, Kazuaki, KUNITAKE, Hitoshi
• Format: Patent
• Language: English; French; Japanese
• Published: 16.09.2021
• Subjects: BASIC ELECTRIC ELEMENTS; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; SEMICONDUCTOR DEVICES

The present invention provides a semiconductor device which is capable of transmitting data at a high speed, while being reduced in the circuit area. A semiconductor device which comprises: a layer that has two surfaces opposite to each other; a semiconductor chip; and an external terminal. The semiconductor chip is provided on one surface of the layer, while the external terminal is provided on the other surface of the layer at least in a region that does not overlap with the semiconductor chip. The semiconductor chip has a first circuit that comprises a first transistor; and the layer has a second circuit that comprises a second transistor. The first circuit is electrically connected to the second circuit; and the second circuit is electrically connected to the external terminal. In addition, the second transistor contains a metal oxide in a channel formation region. Meanwhile, the second circuit may be a CML circuit. In addition, an insulating body may be provided on top of the one surface of the layer and on the lateral surface of the semiconductor chip. La présente invention concerne un dispositif à semi-conducteur qui est capable de transmettre des données à haut débit, tout en étant réduit dans la zone de circuit. Un dispositif à semi-conducteur qui comprend : une couche qui a deux surfaces opposées l'une à l'autre ; une puce à semi-conducteur ; et une borne externe. La puce à semi-conducteur est disposée sur une surface de la couche, tandis que la borne externe est disposée sur l'autre surface de la couche au moins dans une région qui ne chevauche pas la puce à semi-conducteur. La puce à semi-conducteur comporte un premier circuit qui comprend un premier transistor ; et la couche comporte un second circuit qui comprend un second transistor. Le premier circuit est connecté électriquement au second circuit ; et le second circuit est connecté électriquement à la borne externe. De plus, le second transistor comporte un oxyde métallique dans une région de formation de canal. Par ailleurs, le second circuit peut être un circuit CML. De plus, un corps isolant peut être disposé au-dessus d'une surface de la couche et sur la surface latérale de la puce à semi-conducteur. 高速にデータ伝送が可能な、かつ回路面積が低減された半導体装置を提供する。 向かい合う２つの面を有する層と、半導体チップと、外部端子と、を有する、半導体装置である。半導体チップは、層の一方の面側に設けられ、外部端子は、層の他方の面側の、少なくとも半導体チップと重畳しない領域に設けられている。半導体チップは、第１トランジスタを含む第１回路を有し、層は、第２トランジスタを含む第２回路を有する。第１回路は、第２回路に電気的に接続され、第２回路は、外部端子に電気的に接続されている。また、第２トランジスタは、チャネル形成領域に金属酸化物を含む。なお、第２回路は、ＣＭＬ回路としてもよい。また、層の一方の面の上方と、半導体チップの側面と、には、絶縁体が設けられていてもよい。