SOLID-STATE IMAGING DEVICE AND IMAGING APPARATUS USING SAME
This solid-state imaging device is provided with: a pixel circuit (3); and a negative feedback circuit (21). The pixel circuit (3) is provided with a photodiode (PD), a charge storage unit (FD0) that holds a signal charge generated in the photodiode (PD), an amplification transistor (SF) that output...
Saved in:
Main Authors | , , |
---|---|
Format | Patent |
Language | English French Japanese |
Published |
26.08.2021
|
Subjects | |
Online Access | Get full text |
Cover
Loading…
Summary: | This solid-state imaging device is provided with: a pixel circuit (3); and a negative feedback circuit (21). The pixel circuit (3) is provided with a photodiode (PD), a charge storage unit (FD0) that holds a signal charge generated in the photodiode (PD), an amplification transistor (SF) that outputs a pixel signal corresponding to the signal charge of the charge storage unit (FD0), a first reset transistor (RS) that resets the charge storage unit (FD0), a first storage capacitive element (C1) for holding the signal charge, and a first transistor (GC1) that controls connection between the charge storage unit (FD0) and the first storage capacitive element (C1). The negative feedback circuit (21) negatively feeds back a feedback signal corresponding to a reset output of the amplification transistor (SF) to the charge storage unit (FD0) via the first reset transistor (RS).
Ce dispositif d'imagerie à semi-conducteur comprend : un circuit de pixels (3) ; et un circuit de retour négatif (21). Le circuit de pixels (3) comprend une photodiode (PD), une unité de stockage de charge (FD0) qui contient une charge de signal générée dans la photodiode (PD), un transistor d'amplification (SF) qui délivre un signal de pixel correspondant à la charge de signal de l'unité de stockage de charge (FD0), un premier transistor de réinitialisation (RS) qui réinitialise l'unité de stockage de charge (FD0), un premier élément capacitif de stockage (C1) pour contenir la charge de signal, et un premier transistor (GC1) qui commande la connexion entre l'unité de stockage de charge (FD0) et le premier élément capacitif de stockage (C1). Le circuit de retour négatif (21) renvoie négativement un signal de retour correspondant à une sortie de réinitialisation du transistor d'amplification (SF) à l'unité de stockage de charge (FD0) par l'intermédiaire du premier transistor de réinitialisation (RS).
固体撮像装置は、画素回路(3)と、負帰還回路(21)とを備え、画素回路(3)は、フォトダイオード(PD)と、フォトダイオード(PD)で発生した信号電荷を保持する電荷蓄積部(FD0)と、電荷蓄積部(FD0)の信号電荷に対応する画素信号を出力する増幅トランジスタ(SF)と、電荷蓄積部(FD0)をリセットする第1のリセットトランジスタ(RS)と、信号電荷を保持するための第1の蓄積容量素子(C1)と、電荷蓄積部(FD0)と第1の蓄積容量素子(C1)との接続を制御する第1のトランジスタ(GC1)とを備え、負帰還回路(21)は、増幅トランジスタ(SF)のリセット出力に応じた帰還信号を第1のリセットトランジスタ(RS)を介して電荷蓄積部(FD0)に負帰還する。 |
---|---|
Bibliography: | Application Number: WO2021JP03103 |