SYSTEM AND METHOD FOR IDENTIFYING LATENT RELIABILITY DEFECTS IN SEMICONDUCTOR DEVICES

• Main Authors: PRICE, David W, DONZELLA, Oreste, LENOX, Chet V, CAPPEL, Robert, RATHERT, Robert J, SHERMAN, Kara L
• Format: Patent
• Language: English; French
• Published: 05.08.2021
• Subjects: BASIC ELECTRIC ELEMENTS; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; SEMICONDUCTOR DEVICES

A system and method for identifying latent reliability defects (LRD) in semiconductor devices are configured to perform one or more stress tests with one or more stress test tools on at least some of a plurality of wafers received from one or more in-line sample analysis tools to determine a passing set of the plurality of wafers and a failing set of the plurality of wafers, perform a reliability hit-back analysis on at least some of the failing set of the plurality of wafers, analyze the reliability hit-back analysis to determine one or more geographic locations of one or more die fail chains caused by one or more latent reliability defects (LRD), and perform a geographic hit-back analysis on the one or more geographic locations of the one or more die fail chains caused by the LRD. L'invention concerne un système et un procédé d'identification de défauts de fiabilité latente (LRD) dans des dispositifs à semi-conducteur, qui sont conçus pour effectuer un ou plusieurs tests de résistance à l'aide d'un ou plusieurs outils de test de résistance sur au moins une partie d'une pluralité de tranches provenant d'un ou plusieurs outils d'analyse d'échantillons en ligne pour déterminer un ensemble validé de la pluralité de tranches et un ensemble défaillant de la pluralité de tranches, effectuer une analyse de retour d'impact de fiabilité sur au moins une partie de l'ensemble défaillant de la pluralité de tranches, analyser l'analyse de retour d'impact de fiabilité pour déterminer un ou plusieurs emplacements géographiques d'une ou de plusieurs chaînes de défaillance de puce provoquées par un ou plusieurs défauts de fiabilité latente (LRD), et effectuer une analyse de retour d'impact géographique sur le ou les emplacements géographiques de la ou des chaînes de défaillance de puce provoquées par le LRD.