POWER DELIVERY TIMING FOR MEMORY

• Main Authors: DOUGHERTY, Thomas, BENJAMIN, Keith A
• Format: Patent
• Language: English; French
• Published: 08.07.2021
• Subjects: CALCULATING; COMPUTING; CONTROL OR REGULATING SYSTEMS IN GENERAL; CONTROLLING; COUNTING; ELECTRIC DIGITAL DATA PROCESSING; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; INFORMATION STORAGE; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS ORELEMENTS; PHYSICS; REGULATING; STATIC STORES

A system can comprise a memory device and sequencing circuitry configured to provide enable signals to a number of voltage regulators in association with providing sequenced power signals to the memory device. The system can include voltage threshold detection circuitry configured to: detect primary supply voltage events; and responsive to detecting a primary supply voltage event, deassert a timer enable signal provided to timing circuitry. The timing circuitry is configured to, responsive to the deassertion of the timer enable signal: deassert a primary enable signal provided to the sequencing circuitry; and maintain the primary enable signal in a deasserted state for a particular amount of time prior to reasserting the primary enable signal. Système pouvant comprendre un dispositif de mémoire et une circuiterie de séquençage conçue pour fournir des signaux d'activation à un certain nombre de régulateurs de tension en association avec la fourniture de signaux de puissance séquencés au dispositif de mémoire. Ce système peut comprendre une circuiterie de détection de seuil de tension conçue pour : détecter des événements de tension d'alimentation primaire ; et, en réponse à la détection d'un événement de tension d'alimentation primaire, invalider un signal d'activation de temporisateur fourni à la circuiterie de temporisation. La circuiterie de temporisation est conçu pour, en réponse à l'invalidation du signal d'activation de temporisateur : invalider un signal d'activation primaire fourni à la circuiterie de séquençage ; et maintenir le signal d'activation primaire dans un état invalidé pendant une durée particulière avant de revalider le signal d'activation primaire.