HIGH FREQUENCY AMPLIFIER

An amplification element (T1) amplifies an input signal. A harmonic wave matching circuit (3) is connected to an output terminal of the amplification element (T1) via a first wire (W1). The harmonic wave matching circuit (3) comprises a first inductor (L1) connected to the first wire (W1), a first c...

Full description

Saved in:
Bibliographic Details
Main Author SASAKI, Yoshinobu
Format Patent
LanguageEnglish
French
Japanese
Published 17.06.2021
Subjects
Online AccessGet full text

Cover

Loading…
More Information
Summary:An amplification element (T1) amplifies an input signal. A harmonic wave matching circuit (3) is connected to an output terminal of the amplification element (T1) via a first wire (W1). The harmonic wave matching circuit (3) comprises a first inductor (L1) connected to the first wire (W1), a first capacitor (C1) connected in series with the first inductor (L1), a second inductor (L2) connected in parallel with the first inductor (L1), and a second capacitor (C2) connected in series with the second inductor (L2). The first inductor (L1) and the second inductor (L2) form a subtractive-polarity coupler that exhibits subtractive-polarity mutual inductance. La présente invention concerne un élément d'amplification (T1) qui amplifie un signal d'entrée. Un circuit d'adaptation d'onde harmonique (3) est connecté à une borne de sortie de l'élément d'amplification (T1) par l'intermédiaire d'un premier fil (W1). Le circuit d'adaptation d'onde harmonique (3) comprend un premier inducteur (L1) relié au premier fil (W1), un premier condensateur (C1) connecté en série avec le premier inducteur (L1), un second inducteur (L2) connecté en parallèle avec le premier inducteur (L1), et un second condensateur (C2) connecté en série avec le second inducteur (L2). Le premier inducteur (L1) et le second inducteur (L2) forment un coupleur de polarité soustractive qui présente une inductance mutuelle de polarité soustractive. 増幅素子(T1)が入力信号を増幅する。高調波整合回路(3)が増幅素子(T1)の出力端に第1のワイヤ(W1)を介して接続されている。高調波整合回路(3)は、第1のワイヤ(W1)に接続された第1のインダクタ(L1)と、第1のインダクタ(L1)と直列に接続された第1のキャパシタ(C1)と、第1のインダクタ(L1)と並列に接続された第2のインダクタ(L2)と、第2のインダクタ(L2)と直列に接続された第2のキャパシタ(C2)とを有する。第1のインダクタ(L1)と第2のインダクタ(L2)は、減極性の相互インダクタンスを呈する減極性カップラを形成している。
Bibliography:Application Number: WO2019JP48325