SEMICONDUCTOR DEVICE

• Main Authors: NISHIDE, Tsutomu, TOYOSHIMA, Yoshihiko, YOSHIDA, Takeshi, KOSHINAMI, Susumu, KOBAYASHI, Kazumi
• Format: Patent
• Language: English; French; Japanese
• Published: 15.04.2021
• Subjects: BASIC ELECTRIC ELEMENTS; ELECTRIC COMMUNICATION TECHNIQUE; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; PICTORIAL COMMUNICATION, e.g. TELEVISION; SEMICONDUCTOR DEVICES

A semiconductor device (1) according to the present disclosure comprises a semiconductor chip (2), an interposer substrate (3), and a die bonding material (4) having a partially opened annular shape in planar view. The semiconductor chip (2) includes regions (23, 24, 25) in which the integration density of electronic circuits is high, and a region (22) in which the integration density is low. The semiconductor chip (2) is mounted to the interposer substrate (3). The die bonding material (4) having a partially opened annular shape in planar view is provided between the interposer substrate (3) and the regions (23, 24, 25) in the semiconductor chip (2) in which the integration density is high. Un dispositif à semi-conducteur (1) selon la présente invention comprend une puce à semi-conducteur (2), un substrat d'interposeur (3), et un matériau de liaison de puce (4) ayant une forme annulaire partiellement ouverte en vue en plan. La puce à semi-conducteur (2) comprend des régions (23, 24, 25) dans lesquelles la densité d'intégration de circuits électroniques est élevée, et une région (22) dans laquelle la densité d'intégration est faible. La puce à semi-conducteur (2) est montée sur le substrat d'interposeur (3). Le matériau de liaison de puce (4) ayant une forme annulaire partiellement ouverte en vue planaire est disposé entre le substrat d'interposeur (3) et les régions (23, 24, 25) dans la puce à semi-conducteur (2) dans laquelle la densité d'intégration est élevée. 本開示に係る半導体装置（１）は、半導体チップ（２）と、インターポーザ基板（３）と、一部が開放された平面視環状のダイボンド材（４）とを有する。半導体チップ（２）は、電子回路の集積密度が高い領域（２３，２４，２５）と集積密度が低い領域（２２）とを備える。インターポーザ基板（３）は、半導体チップ（２）が実装される。一部が開放された平面視環状のダイボンド材（４）は、半導体チップ（２）における集積密度が高い領域（２３，２４，２５）とインターポーザ基板（３）との間に設けられる。