QUANTUM INFORMATION PROCESSING DEVICE

• Main Authors: TSUCHIYA Ryuta, HISAMOTO Digh, LEE Noriyuki
• Format: Patent
• Language: English; French; Japanese
• Published: 11.02.2021
• Subjects: BASIC ELECTRIC ELEMENTS; CALCULATING; COMPUTER SYSTEMS BASED ON SPECIFIC COMPUTATIONAL MODELS; COMPUTING; COUNTING; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; PHYSICS; SEMICONDUCTOR DEVICES

A first layer includes a first gate electrode row which is disposed in a first direction and controls quantum bits in a quantum bit row, and a second gate electrode row which is disposed in the first direction and controls an interaction between quantum bits in an interaction row. A second layer includes a third gate electrode row disposed in a second direction, and a fourth gate electrode row disposed in the second direction adjacent to the third gate electrode row. The third gate electrode row and the fourth gate electrode row respectively control some of a plurality of quantum bits and some of a plurality of quantum bit interactions. Selon la présente invention, une première couche comprend une première rangée d'électrodes de grille qui est disposée dans une première direction et qui commande des bits quantiques dans une rangée de bits quantiques, et une deuxième rangée d'électrodes de grille qui est disposée dans la première direction et qui commande une interaction entre des bits quantiques dans une rangée d'interaction. Une seconde couche comprend une troisième rangée d'électrodes de grille disposée dans une seconde direction, et une quatrième rangée d'électrodes de grille disposée dans la seconde direction adjacente à la troisième rangée d'électrodes de grille. La troisième rangée d'électrodes de grille et la quatrième rangée d'électrodes de grille commandent respectivement une partie d'une pluralité de bits quantiques et une partie d'une pluralité d'interactions de bits quantiques. 第１の層は、第１の方向に配置され量子ビット列の量子ビットを制御する第１のゲート電極列と、第１の方向に配置され相互作用列の量子ビット間相互作用を制御する第２のゲート電極列とを有する。第２の層は、第２の方向に配置された第３のゲート電極列と、第２の方向に第３のゲート電極列に隣接して配置された第４のゲート電極列とを有する。第３のゲート電極列と第４のゲート電極列により複数の量子ビットの内の一部の量子ビットと複数の量子ビット間相互作用の内の一部の量子ビット間相互作用をそれぞれ制御する。