WIDENING MEMORY ACCESS TO AN ALIGNED ADDRESS FOR UNALIGNED MEMORY OPERATIONS

• Main Authors: KISHAN, Arun Upadhyaya, MIHOCKA, Darek, SEQUEIRA DE JUSTO TEIXEIRA, Pedro Miguel
• Format: Patent
• Language: English; French
• Published: 08.10.2020
• Subjects: CALCULATING; COMPUTING; COUNTING; ELECTRIC DIGITAL DATA PROCESSING; PHYSICS

Unaligned atomic memory operations on a processor using a load-store instruction set architecture (ISA) that requires aligned accesses are performed by widening the memory access to an aligned address by the next larger power of two (e.g., 4-byte access is widened to 8 bytes, and 8-byte access is widened to 16 bytes). Data processing operations supported by the load-store ISA including shift, rotate, and bitfield manipulation are utilized to modify only the bytes in the original unaligned address so that the atomic memory operations are aligned to the widened access address. The aligned atomic memory operations using the widened accesses avoid the faulting exceptions associated with unaligned access for most 4-byte and 8-byte accesses. Exception handling is performed in cases in which memory access spans a 16-byte boundary. Des opérations de mémoire atomique non alignées sur un processeur utilisant une architecture d'ensemble d'instructions de chargement-stockage (ISA), qui requiert des accès alignés, sont effectuées en augmentant l'accès mémoire à une adresse alignée à la puissance supérieure de deux (par exemple, l'accès à 4 octets est élargi à 8 octets, et l'accès à 8 octets est élargi à 16 octets). Des opérations de traitement de données prises en charge par l'ISA de chargement-stockage comprenant un décalage, une rotation et une manipulation de champ binaire sont utilisées pour modifier uniquement les octets dans l'adresse non alignée d'origine de façon à aligner les opérations de mémoire atomique avec l'adresse de l'accès élargie. Les opérations de mémoire atomique alignées utilisant les accès élargies permettent d'éviter les exceptions de défaut associées à un accès non aligné pour la plupart des accès à 4 octets et 8 octets. Une gestion d'exceptions est effectuée dans des cas où l'accès mémoire s'étend sur une limite de 16 octets.