RAPID PROTOTYPING OF SINGLE-PHOTON-SENSITIVE SILICON AVALANCHE PHOTODIODES

• Main Authors: VOLFSON, David, AULL, Brian F, LAMBERT, Renee D, RYU, Kevin, RABE, Steven, SCHUETTE, Daniel R, CIAMPI, Joseph S, LEITZ, Christopher, MCINTOSH, Karl Alexander
• Format: Patent
• Language: English; French
• Published: 08.10.2020
• Subjects: BASIC ELECTRIC ELEMENTS; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; SEMICONDUCTOR DEVICES

A chip-to-chip integration process for rapid prototyping of silicon avalanche photodiode (APD) arrays has been developed. This process has several advantages over wafer-level 3D integration, including: (1) reduced cost per development cycle since a dedicated full-wafer read-out integrated circuit (ROIC) fabrication is not needed, (2) compatibility with ROICs made in previous fabrication runs, and (3) accelerated schedule. The process provides several advantages over previous processes for chip-to-chip integration, including: (1) shorter processing time as the chips can be diced, bump-bonded, and then thinned at the chip-level faster than in a wafer-level backillumination process, and (2) the CMOS substrate provides mechanical support for the APD device, allowing integration of fast microlenses directly on the APD back surface. This approach yields APDs with low dark count rates (DCRs) and higher radiation tolerance for harsh environments and can be extended to large arrays of APDs. La présente invention concerne un procédé d'intégration puce à puce pour le prototypage rapide de réseaux de photodiodes à avalanche en silicium (APD). Ce procédé présente plusieurs avantages par rapport à l'intégration 3D au niveau de la tranche, comprenant : (1) un coût réduit par cycle de développement étant donné qu'une fabrication de circuit intégré de lecture de tranche complète dédiée (ROIC) n'est pas nécessaire, (2) une compatibilité avec des ROIC fabriqués dans des exécutions de fabrication précédentes, et (3) un programme accéléré. Le procédé offre plusieurs avantages par rapport aux procédés précédents pour une intégration puce à puce, comprenant : (1) un temps de traitement plus court étant donné que les puces peuvent être découpées en dés, liées par bossages, puis amincies au niveau de la puce plus rapidement que dans un processus de rétroéclairage au niveau de la tranche, et (2) le substrat CMOS fournit un support mécanique au dispositif APD, permettant l'intégration de microlentilles rapides directement sur la surface arrière de l'APD. Cette approche permet d'obtenir des APD ayant de faibles taux de bruit de comptage (TCR) et une tolérance aux rayonnements plus élevée dans des environnements hostiles et peut être étendu à de grands ensembles d'APD.