PATTERNED WAFER SOLDER DIFFUSION BARRIER

Methods and apparatus for an integrated circuit having with a frontside metal layer on the frontside of the substrate and a backside metal layer on the backside of the substrate. The backside metal layer is deposited onto the backside of the substrate and into the via such that a portion of the back...

Full description

Saved in:
Bibliographic Details
Main Author DUVAL, Paul J
Format Patent
LanguageEnglish
French
Published 01.10.2020
Subjects
BASIC ELECTRIC ELEMENTS
ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
ELECTRICITY
SEMICONDUCTOR DEVICES
Online AccessGet full text

Cover

More Information
Summary:Methods and apparatus for an integrated circuit having with a frontside metal layer on the frontside of the substrate and a backside metal layer on the backside of the substrate. The backside metal layer is deposited onto the backside of the substrate and into the via such that a portion of the backside metal layer is connected to a portion of the frontside metal layer. A diffusion barrier layer is deposited on the backside metal layer located in the via. L'invention concerne des procédés et un appareil pour un circuit intégré ayant une couche métallique avant sur la face avant du substrat et une couche métallique arrière sur la face arrière du substrat. La couche métallique arrière est déposée sur la face arrière du substrat et dans le trou d'interconnexion de telle sorte qu'une partie de la couche métallique arrière est reliée à une partie de la couche métallique avant. Une couche barrière de diffusion est déposée sur la couche métallique arrière située dans le trou d'interconnexion.
Bibliography:Application Number: WO2020US20074