SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD FOR SAME

• Main Authors: HATAZAKI Akitsugu, KATO Atsushi
• Format: Patent
• Language: English; French; Japanese
• Published: 24.09.2020
• Subjects: BASIC ELECTRIC ELEMENTS; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; SEMICONDUCTOR DEVICES

The semiconductor device according to an embodiment of the present invention includes: a first chip that has a first semiconductor substrate, a first semiconductor element provided on the first semiconductor substrate, a first wiring layer connected to the first semiconductor element, and a first pad connected to the first wiring layer; and a second chip that has a second semiconductor substrate, a second semiconductor element provided on the second semiconductor substrate, a second wiring layer connected to the second semiconductor element, and a second pad connected to the second wiring layer and bonded to the first pad. At least one of the first pad and the second pad has a first metal layer that is bonded to the other pad, a second metal layer that has a coefficient of thermal expansion that is higher than that of the first metal layer, and a barrier metal layer that is provided between the first metal layer and the second metal layer. Le dispositif à semi-conducteur selon un mode de réalisation de la présente invention comprend : une première puce qui a un premier substrat semi-conducteur, un premier élément semi-conducteur disposé sur le premier substrat semi-conducteur, une première couche de câblage connectée au premier élément semi-conducteur, et un premier plot connecté à la première couche de câblage ; et une seconde puce qui a un second substrat semi-conducteur, un second élément semi-conducteur disposé sur le second substrat semi-conducteur, une seconde couche de câblage connectée au second élément semi-conducteur, et un second plot connecté à la seconde couche de câblage et lié au premier plot. Le premièr plot et/ou le second plot a une première couche métallique qui est liée à l'autre plot, une seconde couche métallique qui a un coefficient de dilatation thermique qui est supérieur à celui de la première couche métallique, et une couche métallique barrière qui est disposée entre la première couche métallique et la seconde couche métallique. 一実施形態に係る半導体装置は、第１半導体基板と、第１半導体基板に設けられた第１半導体素子と、第１半導体素子に接続される第１配線層と、第１配線層に接続される第１パッドと、を有する第１チップと、第２半導体基板と、第２半導体基板に設けられた第２半導体素子と、第２半導体素子に接続される第２配線層と、第２配線層に接続されるとともに第１パッドに接合される第２パッドと、を有する第２チップと、を備える。第１パッドおよび第２パッドの少なくとも一方が、他方のパッドと接合される第１金属層と、第１金属層よりも熱膨張率の高い第２金属層と、第１金属層と第２金属層との間に設けられたバリアメタル層と、を有する。