HIGH BANDWIDTH MEMORY HAVING PLURAL CHANNELS

• Main Author: NARUI, Seiji
• Format: Patent
• Language: English; French
• Published: 13.08.2020
• Subjects: ELECTRICITY; INFORMATION STORAGE; PHYSICS; STATIC STORES

Disclosed herein is an apparatus that includes: a control chip; a plurality of memory chips stacked on the control drip, the plurality of memory chips including first and second memory chips; and a plurality of via conductors connected between the plurality of memory chips and the control chip. Each of the first and second memory chips is divided into a plurality of channels including a first channel. The plurality of via conductors include a first via conductor electrically connected between the first channel in the first memory chip and tire control drip, and a second via conductor electrically connected between the first channel in the second memory chip and the control chip. The first and second memory drips substantially simultaneously output read data read from the first channel to the first and second via conductors, respectively. L'invention concerne un appareil qui comprend : une puce de commande ; une pluralité de puces de mémoire empilées sur la puce de commande, la pluralité de puces de mémoire comprenant des première et seconde puces de mémoire ; et une pluralité de conducteurs de trou d'interconnexion connectée entre la pluralité de puces de mémoire et la puce de commande. Chacune des première et seconde puces de mémoire est divisée en une pluralité de canaux comprenant un premier canal. La pluralité de conducteurs de trou d'interconnexion comprend un premier conducteur de trou d'interconnexion connecté électriquement entre le premier canal dans la première puce de mémoire et la puce de commande, et un second conducteur de trou d'interconnexion connecté électriquement entre le premier canal dans la seconde puce de mémoire et la puce de commande. Les première et seconde puces de mémoire délivrent en sortie sensiblement simultanément des données de lecture lues à partir du premier canal vers les premier et second conducteurs de trou d'interconnexion, respectivement.