IMAGING ELEMENT AND IMAGING DEVICE

The present disclosure relates to an imaging element and an imaging device with which it is possible to inhibit a decrease in image quality. In a pixel unit of the imaging element, a selecting transistor comprising a multigate transistor and an amplifying transistor are provided. For example, the se...

Full description

Saved in:
Bibliographic Details
Main Author KIMIZUKA Naohiko
Format Patent
LanguageEnglish
French
Japanese
Published 25.06.2020
Subjects
Online AccessGet full text

Cover

Loading…
More Information
Summary:The present disclosure relates to an imaging element and an imaging device with which it is possible to inhibit a decrease in image quality. In a pixel unit of the imaging element, a selecting transistor comprising a multigate transistor and an amplifying transistor are provided. For example, the selecting transistor and the amplifying transistor are both FinFETs having a fin-shaped silicon channel. For example, the gates of the selecting transistor and the amplifying transistor are formed in the same fin-shaped silicon channel. Further, for example, ions having a thermal diffusion coefficient smaller than those of boron and phosphor are injected into the silicon channel of the selecting transistor. Further, for example, the gate electrodes of the selecting transistor and the amplifying transistor are made of material with mutually different work functions. The present disclosure is applicable to an imaging element, an imaging device, and an information processing device, for example. La présente invention se rapporte à un élément d'imagerie et à un dispositif d'imagerie permettant d'inhiber une baisse de la qualité d'image. Dans une unité de pixel de l'élément d'imagerie, un transistor de sélection comprenant un transistor à grilles multiples et un transistor d'amplification sont prévus. Par exemple, le transistor de sélection et le transistor d'amplification sont tous deux des transistors FinFET comportant un canal de silicium en forme d'ailette. Par exemple, les grilles du transistor de sélection et du transistor d'amplification sont formées dans le même canal de silicium en forme d'ailette. En outre, par exemple, des ions présentant un coefficient de diffusion thermique inférieur à celui du bore et du phosphore sont injectés dans le canal de silicium du transistor de sélection. En outre, par exemple, les électrodes de grille du transistor de sélection et du transistor d'amplification sont constituées d'un matériau présentant des potentiels d'extraction différents les uns des autres. La présente invention peut être appliquée à un élément d'imagerie, à un dispositif d'imagerie et à un dispositif de traitement d'informations, par exemple. 本開示は、画質の低減を抑制することができるようにする撮像素子および撮像装置に関する。 撮像素子の画素単位において、マルチゲートトランジスタからなる選択トランジスタおよび増幅トランジスタを設ける。例えば、その選択トランジスタおよび増幅トランジスタをともにフィン形状のシリコンチャネルを有するFinFETとする。また、例えば、選択トランジスタおよび増幅トランジスタのゲートが、同一のフィン形状のシリコンチャネルに形成されるようにする。さらに、例えば、選択トランジスタのシリコンチャネルには、ボロンやリンよりも熱拡散係数の小さいイオンが注入されるようにする。また、例えば、選択トランジスタおよび増幅トランジスタのゲート電極には、仕事関数が互いに異なる材料を用いるようにする。本開示は、例えば、撮像素子、撮像装置、または画像処理装置等に適用することができる。
Bibliography:Application Number: WO2019JP47778