MODULE AND MANUFACTURING METHOD FOR SAME

• Main Author: MINO, Yosuke
• Format: Patent
• Language: English; French; Japanese
• Published: 11.06.2020
• Subjects: BASIC ELECTRIC ELEMENTS; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; SEMICONDUCTOR DEVICES

This module (101) is provided with: a ceramic multilayer substrate (1) having a main surface (1u); surface layer conductor patterns (6) that are arranged on the main surface (1u) and integrally formed so as to include a land section (11) and a wiring section (12) extending from the land section (11); a first layer (8) that is arranged so as to cover the land section (11) while exposing at least a portion of the wiring section (12), has conductivity, and is composed of a material having lower affinity to a solder (4) than the material of the surface layer conductor patterns (6); and a component (3) mounted to the first layer (8) via the solder (4), wherein the solder (4) is not in direct contact with the surface layer conductor patterns (6). L'invention concerne un module (101) comprenant : un substrat multicouche en céramique (1) ayant une surface principale (1u) ; des motifs conducteurs de couche de surface (6) qui sont agencés sur la surface principale (1u) et formés d'un seul tenant de manière à comprendre une section d'appui (11) et une section de câblage (12) s'étendant à partir de la section d'appui (11) ; une première couche (8) qui est agencée de façon à recouvrir la section d'appui (11) tout en exposant au moins une partie de la section de câblage (12), a une conductivité, et est composée d'un matériau ayant une affinité inférieure à une brasure (4) par rapport au matériau des motifs conducteurs de couche de surface (6) ; et un composant (3) monté sur la première couche (8) par l'intermédiaire de la brasure (4), la brasure (4) n'étant pas en contact direct avec les motifs conducteurs de couche de surface (6). モジュール（１０１）は、主表面（１ｕ）を有するセラミック多層基板（１）と、主表面（１ｕ）に配置され、ランド部（１１）およびランド部（１１）から延在する配線部（１２）を含むように一体的に形成された表層導体パターン（６）と、配線部（１２）の少なくとも一部を露出させつつランド部（１１）を覆うように配置され、導電性を有し、表層導体パターン（６）の材料に比べてはんだ（４）との親和性が低い材料からなる第１層（８）と、第１層（８）にはんだ（４）を介して実装された部品（３）とを備え、はんだ（４）は表層導体パターン（６）に直接接していない。