METHOD AND APPARATUS FOR ENCODING QUASI-CYCLIC LOW-DENSITY PARITY CHECK CODES

This disclosure presents a method and the corresponding hardware apparatus for encoding low-density parity check codes whose parity check matrices are composed of circulant blocks. The encoder operates on a parity check matrix of a judiciously designed block structure, which permits low cost hardwar...

Full description

Saved in:
Bibliographic Details
Main Authors DECLERCQ, David, REYNWAR, Benedict J, VASIC, Bane
Format Patent
LanguageEnglish
French
Published 06.02.2020
Subjects
BASIC ELECTRONIC CIRCUITRY
CODE CONVERSION IN GENERAL
CODING
DECODING
ELECTRICITY
Online AccessGet full text

Cover

More Information
Summary:This disclosure presents a method and the corresponding hardware apparatus for encoding low-density parity check codes whose parity check matrices are composed of circulant blocks. The encoder operates on a parity check matrix of a judiciously designed block structure, which permits low cost hardware implementation, and high encoding throughput. La présente invention concerne un procédé et l'appareil matériel correspondant servant à coder des codes de contrôle de parité à faible densité dont les matrices de contrôle de parité sont composées de blocs circulants. Le codeur agit sur une matrice de contrôle de parité d'une structure de blocs conçue de manière judicieuse, ce qui permet une mise en œuvre matérielle à faible coût et un haut rendement de codage.
Bibliography:Application Number: WO2019US45001