PHOTOSEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME

• Main Authors: SUZUKI, Yosuke, NISHIKAWA, Satoshi, HOKAMA, Yohei, FUKUNAGA, Keigo, HORIGUCHI, Yuichiro, AKIYAMA, Koichi
• Format: Patent
• Language: English; French; Japanese
• Published: 15.08.2019
• Subjects: DEVICES OR ARRANGEMENTS, THE OPTICAL OPERATION OF WHICH ISMODIFIED BY CHANGING THE OPTICAL PROPERTIES OF THE MEDIUM OF THEDEVICES OR ARRANGEMENTS FOR THE CONTROL OF THE INTENSITY,COLOUR, PHASE, POLARISATION OR DIRECTION OF LIGHT, e.g.SWITCHING, GATING, MODULATING OR DEMODULATING; FREQUENCY-CHANGING; NON-LINEAR OPTICS; OPTICAL ANALOGUE/DIGITAL CONVERTERS; OPTICAL LOGIC ELEMENTS; OPTICS; PHYSICS; TECHNIQUES OR PROCEDURES FOR THE OPERATION THEREOF

Provided is a photosemiconductor device comprising: a semiconductor substrate (2); a first semiconductor layer (3) provided on the semiconductor substrate (2); a mesa waveguide (44) provided on the main surface of the first semiconductor layer (3); a embedded layer (5) covering the upper surface of the first semiconductor layer (3) so that a part of the upper surface of the semiconductor layer (3) is exposed; and a mesa structure (8) provided on the boundary between the portion of the first semiconductor layer (3) covered by the embedded layer (5) and the portion where the first semiconductor layer (3) is exposed, one side surface of the mesa structure being covered with the embedded layer (5), and the other side surface being exposed. By reducing the stress generated in the embedded layer (5), for example, the occurrence of cracks in the embedded layer (5) can be suppressed and the reliability can be improved. L'invention concerne un dispositif optique à semi-conducteurs comprenant : un substrat semi-conducteur (2) ; une première couche semi-conductrice (3) disposée sur le substrat semi-conducteur (2) ; un guide d'onde mésa (44) disposé sur la surface principale de la première couche semi-conductrice (3) ; une couche incorporée (5) qui recouvre la surface supérieure de la première couche semi-conductrice (3) de sorte qu'une partie de la surface supérieure de la couche semi-conductrice (3) est à nu ; et une structure mésa (8) disposée sur la limite entre la partie de la première couche semi-conductrice (3) recouverte par la couche incorporée (5) et la partie où la première couche semi-conductrice (3) est à nu, une surface latérale de la structure mésa étant recouverte de la couche incorporée (5), et l'autre surface latérale étant à nu. La réduction de la contrainte produite dans la couche incorporée (5), par exemple, permet de supprimer l'apparition des fissures dans la couche incorporée (5) et d'améliorer la fiabilité peut être améliorée. 半導体基板（２）と、半導体基板（２）上に設けられる第１半導体層（３）と、第１半導体層（３）の主面上に設けられたメサ導波路（４４）と、第１半導体層（３）の上面の一部が露出するように第１半導体層（３）の上面を覆う埋め込み層（５）と、第１半導体層（３）の埋め込み層（５）に覆われた部分と第１半導体層（３）が露出する部分との境界に設けられ、一方の側面が埋め込み層（５）に覆われ、他方の側面が露出するメサ構造（８）とを備え、埋め込み層（５）に発生する応力を低減することにより、例えば、埋め込み層（５）へのクラック発生を抑制し、信頼性を向上させることができる。