TRANSISTORS WITH HIGH DENSITY CHANNEL SEMICONDUCTOR OVER DIELECTRIC MATERIAL

• Main Authors: HUANG, Cheng-Ying, RACHMADY, Willy, KENNEL, Harold W, DEWEY, Gilbert, METZ, Matthew V, MURTHY, Anand S, MINUTILLO, Nicholas G, MA, Sean T, GHANI, Tahir
• Format: Patent
• Language: English; French
• Published: 04.07.2019
• Subjects: BASIC ELECTRIC ELEMENTS; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; SEMICONDUCTOR DEVICES

Transistors having a plurality of channel semiconductor structures, such as fins, over a dielectric material. A source and drain are coupled to opposite ends of the structures and a gate stack intersects the plurality of structures between the source and drain. Lateral epitaxial overgrowth (LEO) may be employed to form a super-lattice of a desired periodicity from a sidewall of a fin template structure that is within a trench and extends from the dielectric material. Following LEO, the super-lattice structure may be planarized with surrounding dielectric material to expose a top of the super-lattice layers. Alternating ones of the super-lattice layers may then be selectively etched away, with the retained layers of the super-lattice then laterally separated from each other by a distance that is a function of the super-lattice periodicity. A gate dielectric and a gate electrode may be formed over the retained super-lattice layers for a channel of a transistor. L'invention concerne des transistors dotés d'une pluralité de structures semi-conductrices de canal, telles que des ailettes, sur un matériau diélectrique. Une source et un drain sont couplés à des extrémités opposées des structures et un empilement de grille croise la pluralité de structures entre la source et le drain. Une surcroissance épitaxiale latérale (LEO) peut être utilisée pour former un super-réseau d'une périodicité souhaitée à partir d'une paroi latérale d'une structure de gabarit d'ailette qui se trouve à l'intérieur d'une tranchée et s'étend à partir du matériau diélectrique. Après la LEO, la structure de super-réseau peut être planarisée au moyen d'un matériau diélectrique environnant pour exposer une partie supérieure des couches de super-réseau. Des couches de super-réseau pouvant ensuite être sélectivement enlevées par gravure, et des couches conservées du super-réseau alternées étant ensuite éloignées latéralement les unes des autres d'une certaine distance qui dépend de la périodicité de super-réseau. Un diélectrique de grille et une électrode de grille peuvent être formés sur les couches de super-réseau conservées pour un canal d'un transistor.