CERAMIC CIRCUIT BOARD
A ceramic circuit board which is provided with a ceramic substrate 1 and metal layers 2a, 2b that are arranged on both surfaces of the ceramic substrate 1 and contain Al and/or Cu. This ceramic circuit board is configured such that: the measured value α1 of the linear thermal expansion coefficient o...
Saved in:
Main Authors | , , , |
---|---|
Format | Patent |
Language | English French Japanese |
Published |
07.02.2019
|
Subjects | |
Online Access | Get full text |
Cover
Loading…
Summary: | A ceramic circuit board which is provided with a ceramic substrate 1 and metal layers 2a, 2b that are arranged on both surfaces of the ceramic substrate 1 and contain Al and/or Cu. This ceramic circuit board is configured such that: the measured value α1 of the linear thermal expansion coefficient over the range of from 25°C to 150°C is from 5 × 10-6/K to 9 × 10-6/K; the ratio of the measured value α1 to the theoretical value α2 of the linear thermal expansion coefficient over the range of from 25°C to 150°C, namely α1/α2 is from 0.7 to 0.95; and at least one of the metal layers 2a, 2b forms a metal circuit.
L'invention concerne une carte de circuit imprimé en céramique qui comprend un substrat en céramique (1) et des couches métalliques (2a, 2b), qui sont aménagées sur les deux surfaces du substrat en céramique (1) et contiennent de l'Al et/ou du Cu. Cette carte de circuit imprimé en céramique est conçue de sorte que : la valeur mesurée α1 du coefficient de dilatation thermique linéaire dans la plage de 25 °C à 150 °C est comprise entre 5 × 10-6/K et 9 × 10-6/K ; le rapport de la valeur mesurée α1 sur la valeur théorique α2 du coefficient de dilatation thermique linéaire dans la plage de 25 °C à 150 °C, à savoir α1/α2, est comprise entre 0,7 et 0,95 ; et au moins une des couches métalliques (2a, 2b) forme un circuit métallique.
セラミックス基材1と、セラミックス基材1の両面に設けられ、Al及び/又はCuを含む金属層2a,2bと、を備え、25℃~150℃における線熱膨張係数の測定値α1が5×10-6~9×10-6/Kであり、25℃~150℃における線熱膨張係数の理論値α2に対する前記α1の比α1/α2が0.7~0.95であり、金属層2a,2bのうちの少なくとも一方が金属回路を形成している、セラミックス回路基板。 |
---|---|
Bibliography: | Application Number: WO2018JP28422 |