SHIFT REGISTER AND DISPLAY DEVICE PROVIDED WITH SAME

• Main Authors: HORIUCHI, Satoshi, OGASAWARA, Isao, TSUJINO, Sachio, ASAI, Yoshihiro, GYOUTEN, Seijirou
• Format: Patent
• Language: English; French; Japanese
• Published: 24.01.2019
• Subjects: ADVERTISING; ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICESUSING STATIC MEANS TO PRESENT VARIABLE INFORMATION; CRYPTOGRAPHY; DISPLAY; EDUCATION; INFORMATION STORAGE; PHYSICS; SEALS; STATIC STORES

The purpose of the present invention is to provide a shift register that is capable of suppressing occurrence of an erroneous operation caused by off-leakage at a thin-film transistor and stopping a shifting operation to be performed at an arbitrarily defined stage. A plurality of clock signals are provided to the shift register so as to generate a shifting operation stop period where the shifting operation is stopped. A unit circuit constituting each stage of the shift register is provided with a thin-film transistor (output control transistor)(T9) that controls outputting of an output signal (Q) which becomes a scanning signal, a first node (output control node)(NA) that is connected to the thin-film transistor (T9), and a first charge supply circuit (410) that supplies charges to the first node (NA) during the shifting operation stop period when being at an intermediate stage where the shifting operation has stopped. L'objectif de la présente invention est de fournir un registre à décalage qui est capable de supprimer l'apparition d'une opération erronée provoquée par une fuite à l'état bloqué au niveau d'un transistor en couches minces et d'arrêter la réalisation d'une opération de décalage à une étape définie arbitrairement. Une pluralité de signaux d'horloge est fournie au registre à décalage de façon à produire une période d'arrêt d'opération de décalage durant laquelle l'opération de décalage est arrêtée. Un circuit unitaire constituant chaque étape du registre à décalage est pourvu d'un transistor en couches minces (transistor de commande de sortie) (T9) qui commande la sortie d'un signal de sortie (Q) qui devient un signal de balayage, d'un premier nœud (nœud de commande de sortie) (NA) qui est connecté au transistor en couches minces (T9), et d'un premier circuit d'alimentation en charges (410) qui fournit des charges au premier nœud (NA) pendant la période d'arrêt d'opération de décalage lorsqu'il est à une étape intermédiaire où l'opération de décalage s'est arrêtée. 本発明は、薄膜トランジスタでのオフリークに起因する誤動作の発生を抑制することができ、かつ、任意の段でシフト動作を停止することのできるシフトレジスタを実現することを目的とする。　シフトレジスタには、シフト動作を停止するシフト動作停止期間が生じるように複数のクロック信号が与えられる。シフトレジスタの各段を構成する単位回路には、走査信号となる出力信号（Ｑ）の出力を制御する薄膜トランジスタ（出力制御トランジスタ）（Ｔ９）と、薄膜トランジスタ（Ｔ９）に接続された第１ノード（出力制御ノード）（ＮＡ）と、シフト動作を停止した段である中途段に該当する場合にシフト動作停止期間に第１ノード（ＮＡ）に電荷を供給する第１の電荷供給回路（４１０）とが設けられる。